臺(tái)積電研究發(fā)展副總經(jīng)理侯永清表示，臺(tái)積電在開放創(chuàng)新平臺(tái)(Open Innovation Platform, OIP)架構(gòu)中，支援20奈米與CoWoS制程的設(shè)計(jì)環(huán)境已準(zhǔn)備就緒；并已發(fā)展兩套先進(jìn)設(shè)計(jì)參考流程，將助力IC設(shè)計(jì)業(yè)者加速切入20奈米及3D IC設(shè)計(jì)。

事實(shí)上，近期晶圓代工廠在先進(jìn)制程的炮火已日益猛烈。其中，格羅方德不僅宣稱已拿下超過百件28奈米設(shè)計(jì)定案(Tape Out)，且今年上半年?duì)I收也擠下聯(lián)電，成為全球第二大晶圓代工廠。此外，格羅方德近期還揭露一項(xiàng)新計(jì)劃，預(yù)計(jì)在2014年以3D鰭式電晶體(FinFET)打造14奈米與20奈米混合制程--14nm-XM技術(shù)，足見其擴(kuò)張事業(yè)版圖的企圖心。

至于聯(lián)電則致力擴(kuò)充40、28奈米產(chǎn)能搶市，并已取得IBM的20奈米、FinFET技術(shù)授權(quán)，加緊布局先進(jìn)制程；同時(shí)，也正緊鑼密鼓部署3D IC矽穿孔(TSV)量產(chǎn)服務(wù)。據(jù)了解，今年第四季聯(lián)電28奈米制程營(yíng)收，可望達(dá)到該公司整體營(yíng)收5%的水準(zhǔn)，未來(lái)幾年也將在20奈米以下制程領(lǐng)域大顯身手，搶占市場(chǎng)商機(jī)。

侯永清指出，對(duì)臺(tái)積電及其開放創(chuàng)新平臺(tái)設(shè)計(jì)生態(tài)環(huán)境伙伴而言，首要目標(biāo)在于能及早催生先進(jìn)的矽晶片生產(chǎn)技術(shù)，以協(xié)助終端客戶打造功能更出色的產(chǎn)品。隨著臺(tái)積電勾勒出20奈米先進(jìn)制程與3D IC生產(chǎn)制造模式，對(duì)實(shí)現(xiàn)此一目標(biāo)將大有助益。

臺(tái)積電20奈米參考流程已經(jīng)過驗(yàn)證，將提供客戶雙重曝光技術(shù)(Double Patterning Technology, DPT)所需的布局與配線(Place and Route)、時(shí)序(Timing)、實(shí)體驗(yàn)證(Physical Verification)、可制造性設(shè)計(jì)(DFM)及電子設(shè)計(jì)自動(dòng)化(EDA)工具等知識(shí)，協(xié)助客戶順利以臺(tái)積電20奈米制程開發(fā)新一代晶片，并降低設(shè)計(jì)復(fù)雜度及提高精確性。

另一方面，臺(tái)積電CoWoS參考流程亦通過矽晶片驗(yàn)證，可順利整合并堆疊異質(zhì)晶片，以因應(yīng)高頻寬、低功耗產(chǎn)品設(shè)計(jì)需求；同時(shí)讓晶片商受惠于現(xiàn)成的EDA工具、晶片連接訊號(hào)一致性、熱分析，以及晶片級(jí)(Die-level)與堆疊級(jí)(Stacking-level)測(cè)試所需的整合式3D IC電路測(cè)試方法，加速產(chǎn)品上市。