據(jù)臺(tái)積電公司負(fù)責(zé)開發(fā)的高級(jí)副總裁蔣尚義透露，他們計(jì)劃于2012年第三季度開始試產(chǎn)22nm HP(高性能)制程的芯片產(chǎn)品，并將于2013年第一季度開始試產(chǎn)22nm LP(低功耗)制程的芯片產(chǎn)品。蔣尚義是在日前于日本橫濱召開的一次半導(dǎo)體產(chǎn)業(yè)論壇會(huì)議上透露這些信息的。

會(huì)上蔣尚義還透露了臺(tái)積電28nm制程推進(jìn)計(jì)劃的細(xì)節(jié)，據(jù)他表示，臺(tái)積電將于今年6月底前開始試產(chǎn)28nm低功耗制程(LP)產(chǎn)品，基于這種制程產(chǎn)品將采用SiON+多晶硅材料制作管子的柵極絕緣層和柵極;隨后的9月份臺(tái)積電計(jì)劃啟動(dòng)首款基于HKMG柵極結(jié)構(gòu)的28nm制程--28HP的試產(chǎn);最后，今年12月份晚些時(shí)候他們會(huì)開始第二款基于HKMG柵極結(jié)構(gòu)的28nm制程(28HPL)的試產(chǎn)。

另外，蔣尚義還表示目前臺(tái)積電已經(jīng)從Altera，富士通，高通以及信力公司那里接到了28nm芯片的代工訂單。

至于40nm制程部分，臺(tái)積電表示其生產(chǎn)的40nm制程產(chǎn)品在市場(chǎng)上的份額已經(jīng)達(dá)到80%強(qiáng)。盡管去年中期曾出現(xiàn)過良率不佳的問題，但經(jīng)過兩個(gè)季度的改進(jìn)和完善之后，其40nm制程工藝的缺陷密度(Defect Density：一種質(zhì)量特征，用每層和每平方厘米晶片上的缺陷數(shù)表示。)已經(jīng)由原來的0.3-0.4降至0.1-.0.3左右。

臺(tái)積電的銷售所得分布方面，蔣尚義表示，到今年年底，臺(tái)積電的40nm制程業(yè)務(wù)方面所得的營收額將占到公司總營收額的20%左右，而去年年底這個(gè)比例則只有4%左右。

目前臺(tái)積電40nm制程芯片的季度產(chǎn)能約為8萬片12英寸晶圓，蔣尚義并表示到今年年底，有關(guān)的產(chǎn)能將實(shí)現(xiàn)倍增。目前臺(tái)積電只有Fab12一間工廠能夠制作40nm制程芯片，不過臺(tái)積電計(jì)劃讓Fab14工廠也具備40nm制程芯片的制造能力，以滿足增加40nm芯片產(chǎn)能的需要。