其3D堆疊看來很接近未來的商用化芯片了。它在頂端以硅穿孔(TSV)和微凸塊(micro-bumps)技術(shù)整合了IMEC專有邏輯CMOS IC與商用化DRAM。

該芯片整合了加熱器(heater)，以測試熱點(diǎn)對DRAM刷新時(shí)間的影響。同時(shí)，該芯片還包含了用于在3D堆疊中監(jiān)控?zé)釞C(jī)械應(yīng)力、ESD風(fēng)險(xiǎn)、TSV的電氣特性、微凸塊、TSV故障模型等的測試結(jié)構(gòu)。IMEC所展示的3D整合型邏輯上DRAM(DRAM-on-logic)顯示，這個(gè)最小厚度為50μm的芯片必須在邏輯芯片上處理由局部功耗所產(chǎn)生的局部熱點(diǎn)問題。

由于大幅減少了薄型芯片的外側(cè)散熱能力(lateral heat spreading capability)，因此，若芯片厚度減少，這些熱點(diǎn)的溫度會升高，局限性也會提升。

邏輯芯片上的熱點(diǎn)會在存儲芯片中引發(fā)局部溫度升高。這可能導(dǎo)致DRAM數(shù)據(jù)保持時(shí)間減短。

然而，IMEC稱其展示的3D堆疊已經(jīng)證實(shí)，由于DRAM芯片同時(shí)可作為邏輯芯片的散熱片，因此毋須為邏輯芯片進(jìn)行熱隔離。IMEC的研究人員表示，由于熱點(diǎn)的熱度已經(jīng)減緩，因此DRAM元件的溫度也不會上升太多。

經(jīng)過多次實(shí)驗(yàn)，IMEC的研究人員已著手對3D EDA工具中的熱模型進(jìn)行校準(zhǔn)。他們也已證實(shí)能用更有價(jià)值的方法來設(shè)計(jì)下一代3D堆疊芯片。

“這個(gè)測試芯片和我們的3D設(shè)計(jì)工具以及熱模型，都是將3D技術(shù)導(dǎo)入行動應(yīng)用之DRAM-on-logic元件的重要步驟，”IMEC總裁暨執(zhí)行長Luc Van den hove說。他同時(shí)指出，“為了提升性能并邁向更高階應(yīng)用，IMEC還將成立一個(gè)冷卻研究專案”。

包括Globalfoundries,英特爾,美光(Micron),松下,三星,臺積電,富士通,Sony,Amkor和高通等合作伙伴，都致力于解決3D芯片的熱問題。