美國阿爾特拉公司Vince Hu
“我們希望加快以FPGA替代ASIC/ASSP的步伐”（美國阿爾特拉產(chǎn)品及市場營銷副總裁Vince Hu）。FPGA廠商阿爾特拉（Altera）就其正在開發(fā)的28nm工藝FPGA，公布了可實現(xiàn)更高性能、更低成本的新技術(shù)（圖1）。新技術(shù)共有三項（圖2）：①支持可嵌入FPGA的定制硬IP模塊“Embedded HardCopyBlock”；②每通道28Gbit/秒的高速收發(fā)器；③在FPGA其他區(qū)域正常工作，而可只進(jìn)行部分重構(gòu)的“部分可重構(gòu)（Partial Reconfiguration）”。

阿爾特拉的目標(biāo)是通過導(dǎo)入這三項新技術(shù)，實現(xiàn)單憑微細(xì)化無法達(dá)到的低成本、低功耗及高性能。阿爾特拉表示，與包括FPGA在內(nèi)的約為30億美元的2009年P(guān)LD市場規(guī)模相比，同年ASIC/ASSP的市場規(guī)模大約為760億美元。其中，即使不包括PC外設(shè)、視頻游戲及便攜媒體播放器等的消費(fèi)類產(chǎn)品，以及用于手機(jī)的ASIC/ASSP，PLD可替代的ASIC/ASSP市場規(guī)模依然為280億美元，接近PLD的10倍。阿爾特拉的目標(biāo)是，在以往微細(xì)化的基礎(chǔ)上導(dǎo)入革新性的電路技術(shù)等，以提前實現(xiàn)以FPGA替代ASIC/ASSP的宿愿。

圖1：可實現(xiàn)僅憑微細(xì)化難以達(dá)到的小面積、低功耗及高速化
阿爾特拉公布了從28nm工藝FPGA開始導(dǎo)入的三項新技術(shù)的效果。與僅依靠微細(xì)化手段相比，在減小電路面積、降低功耗及提高輸入輸出性能方面，可獲得大得多的效果。（點(diǎn)擊放大）


圖2：從28nm工藝FPGA開始導(dǎo)入的三項新技術(shù)
阿爾特拉從28nm工藝開始導(dǎo)入FPGA的三項新技術(shù)為：支持定制的硬IP模塊“Embedded HardCopy Block”、每通道28Gbit/秒的高速收發(fā)器技術(shù)及部分可重構(gòu)（Partial Reconfiguration）技術(shù)。（點(diǎn)擊放大）

在FPGA上集成定制IP

此次要導(dǎo)入的新技術(shù)，尤其是①，有望大為改變設(shè)備廠商使用FPGA的方法。對于設(shè)備廠商來說，如同擁有自己專用的FPGA一般。以前，阿爾特拉產(chǎn)品構(gòu)成的基礎(chǔ)一直為兩種，一種是用戶雖可定制、但大多數(shù)都使用相同硬件的FPGA產(chǎn)品，另一種是不能定制但縮小了芯片面積的結(jié)構(gòu)化ASIC“HardCopy ASIC”。

技術(shù)①Embedded HardCopy Block是在FPGA中嵌入小面積電路HardCopy模塊的技術(shù)。由此設(shè)備廠商可將專用的特定功能和獨(dú)有的定制電路，作為小面積硬IP內(nèi)核嵌入，從而制成專用FPGA。也就是說，當(dāng)設(shè)備廠商在以推出多種派生機(jī)型的前提下進(jìn)行產(chǎn)品開發(fā)時，可以使用將多種機(jī)型通用的自主功能作為硬IP內(nèi)核嵌入的 “獨(dú)有FPGA”。將此FPGA用作母片的話，之后推出派生機(jī)型時，只需變更同一芯片上FPGA區(qū)域的邏輯即可注1）。

注1）Embedded HardCopy Block將導(dǎo)致阿爾特拉的產(chǎn)品構(gòu)成發(fā)生巨大變化。以前的FPGA是極具通用傾向的半導(dǎo)體產(chǎn)品。就是說，其一直是大量用戶使用的品種不多的FPGA。今后，阿爾特拉將迅速推進(jìn)FPGA向多品種發(fā)展。比如，以指定應(yīng)用為前提，由該公司事先將大量用戶通用的功能作為硬IP內(nèi)核嵌入FPGA，作為ASSP產(chǎn)品供應(yīng)。

達(dá)到每通道28Gbit/秒

技術(shù)②的高速收發(fā)器將會有助于要求高輸入輸出性能的FPGA的低成本化和低功耗化（圖3）。每通道的數(shù)據(jù)傳輸速度達(dá)到28Gbit/秒，與現(xiàn)有FPGA配備的高速收發(fā)器（每通道的數(shù)據(jù)傳輸速度約為11Gbit/秒）相比，提高到了約2.5倍。在實現(xiàn)數(shù)據(jù)傳輸速度為800Gbit/秒的FPGA時，如果采用每通道10Gbit/秒的收發(fā)器，芯片上共需要80個通道。即，隨著收發(fā)器電路數(shù)量的增加，芯片面積及功耗會也會增加注2）。而使用每通道25Gbit/秒的收發(fā)器時，每個芯片的通道數(shù)量只需32個即可。這樣便可削減芯片面積和功耗。

注2）這是因為，收發(fā)器的輸入輸出墊需要一定面積，有時不管邏輯電路規(guī)模如何，F(xiàn)PGA的芯片面積都由輸入輸出墊的數(shù)量決定。

圖3：高速收發(fā)器帶來的好處
當(dāng)構(gòu)成輸入輸出數(shù)據(jù)的傳輸速度為800Gbit/秒的FPGA時，使用每通道10Gbit/秒的收發(fā)器（a）時與使用25Gbit/秒的收發(fā)器（b）時的比較。與（a）相比，（b）能夠更多地減少外置部件、輸入輸出端子及功耗。（點(diǎn)擊放大）


技術(shù)③的部分可重構(gòu)功能是在不停止正常工作的情況下擦寫FPGA的可重構(gòu)數(shù)據(jù)。阿爾特拉認(rèn)為，“在軟件無線系統(tǒng)以及不允許停機(jī)的高可靠性設(shè)備領(lǐng)域，該技術(shù)的需求將不斷擴(kuò)大”注3）。（記者：大石 基之）

注3）在部分可重構(gòu)方面，賽靈思已公布將投放采用該功能的Virtex系列FPGA。