臺灣臺積電（TSMC）2010年2月24日在橫濱舉行了技術論壇“TSMC 2010 Executive Forum on Leading Edge Technology”。臺積電負責研發(fā)的高級副總裁蔣尚義就技術開發(fā)狀況等發(fā)表了演講。蔣尚義分別介紹了在45/40nm、32/28nm及22/20nm各工藝中新導入的工藝，并公開了各工藝的進展情況。

45/40nm工藝中導入的新技術為ArF液浸曝光技術、第三代應變硅技術及相對介電常數(shù)減至2.5的低介電率（low-k）層間絕緣膜技術。最初為確立工藝碰到了許多問題，不過目前已解決相關問題，工藝迅速獲得了確立。缺陷密度在09年第3～4季度削減到了0.1～0.3/平方英寸。送廠生產(chǎn)數(shù)量也在快速增加，其中一半確立了量產(chǎn)體制。

32/28nm工藝中導入的新技術主要為新型柵極技術。低耗電版（28LP）使用SiON柵極絕緣膜，高性能版（28HP）和中高性能低漏電版（28HPL）結合使用高介電率柵極絕緣膜及金屬柵極絕緣膜（high-k/金屬柵極）。作為high-k/金屬柵極的形成工藝，由最初研究的先行柵極方式改成了后柵極方式。此外，還導入了第四代應變硅技術及低電阻銅布線技術。銅布線之所以能夠降低電阻是因為提高了銅及勢壘金屬的表面平坦性等，以及抑制了布線表面流通的電流中的電子散亂分布。關于28nm工藝開發(fā)的進展情況，該公司表示，28LP的64Mbit SRAM的成品率為65％，28HP為27％，28HPL為15％。預計從2010年6月底到2010年年底開始風險生產(chǎn)。

關于22/20nm工藝，該公司此前考慮了2種晶體管結構，分別為原來的平板型結構和翅片結構。在曝光技術方面，最初可導入二次圖形技術（DPT）的ArF液浸曝光技術、EUV（extreme ultraviolet）曝光技術及電子束（EB）直描技術三者中的任意一種，隨后該公司提出了導入EUV曝光技術的方案。除此之外，該公司還預定導入第2代high-k/金屬柵極技術及相對介電常數(shù)不足2.5的low-k膜技術。另外，還提到了無鉛焊接技術、三維芯片層疊技術及TSV（硅通孔）技術等。將于2012年以后開始風險生產(chǎn)。

關于不同工藝的銷售額，臺積電表示，09年第四季度0.13μm以下工藝的銷售額占整體的70％，40nm以下工藝的銷售額占整體的9％。據(jù)稱，到2010年年底，40nm以下工藝的銷售額比例將增至20％。另外，關于不同工藝的晶圓處理能力，除了40nm工藝是2010年新確立工藝之外，65nm工藝及0.18μm工藝的處理能力將有所提高。65nm工藝晶圓處理能力之所以會提高，是因為該工藝確立之后，用戶需求實現(xiàn)了穩(wěn)步增長。據(jù)介紹，0.18μm工藝是采用鋁布線的最微細工藝，高電壓模擬等方面的需求較大。（記者：長廣 恭明）