3月24日，在Synopsys公司2014年用戶大會(huì)的第一站-美國(guó)站上，Synopsys正式向業(yè)界發(fā)布了幾款重量級(jí)新產(chǎn)品，Synopsys官方稱之為業(yè)界最快的仿真系統(tǒng)ZeBu Server-3，為完整驗(yàn)證流程提供革命性技術(shù)支持的Verification Compiler驗(yàn)證編譯器，以及可改變業(yè)界游戲規(guī)則的IC后端物理設(shè)計(jì)工具IC Compiler II。而在這之前，Synopsys創(chuàng)始人，現(xiàn)任CEO Aart de Geus來(lái)到中國(guó)，和國(guó)內(nèi)媒體做深入交流。

見(jiàn)到這位EDA領(lǐng)域的傳奇人物是在3月21號(hào)，慕尼黑上海電子展結(jié)束后那天上午，匆匆一個(gè)小時(shí)的交流，信息量極大。印象最深刻的是Aart的儒雅親切，以及對(duì)產(chǎn)業(yè)的清晰洞見(jiàn)。

Synopsys創(chuàng)始人，現(xiàn)任CEO Aart de Geus

自下而上的設(shè)計(jì)，自上而下的工具
系統(tǒng)級(jí)設(shè)計(jì)、SoC設(shè)計(jì)以及3D IC等概念代表著IC設(shè)計(jì)中的集成化趨勢(shì)，Synopsys是較早意識(shí)到這種趨勢(shì)的EDA廠商之一，Aart帶領(lǐng)研發(fā)的一些設(shè)計(jì)和驗(yàn)證工具就是為復(fù)雜的芯片設(shè)計(jì)提供支持。

Aart提到，隨著制造工藝節(jié)點(diǎn)的向前推進(jìn)，EDA廠商面臨來(lái)自兩方面的機(jī)遇和挑戰(zhàn)，一方面是芯片廠商大規(guī)模復(fù)雜集成電路的設(shè)計(jì)、驗(yàn)證需求，另一方面是工藝廠商更低尺寸工藝節(jié)點(diǎn)的設(shè)計(jì)需求。

對(duì)于前者，Aart表示設(shè)計(jì)通常為自下而上，從IP復(fù)用、糾錯(cuò)和原型設(shè)計(jì)、系統(tǒng)級(jí)復(fù)雜芯片到最后的系統(tǒng)設(shè)計(jì)，而工具則是自上而下的，從選擇的工藝制程，設(shè)計(jì)中遵循的PPAY原則（即高性能、低功耗、小尺寸和高良率），規(guī)?；膹?fù)雜度，以至深入到硅。Synopsys此次推出的幾款新產(chǎn)品代表了他們對(duì)復(fù)雜設(shè)計(jì)趨勢(shì)的應(yīng)對(duì)，用超過(guò)3年的研發(fā)，和一直以來(lái)年均33%的研發(fā)投入，為下一代設(shè)計(jì)提供技術(shù)和產(chǎn)品支持；對(duì)于后者，Aart認(rèn)為FinFET工藝是20nm以下的必然選擇，Synopsys多年來(lái)和UC伯克利以及眾多領(lǐng)先Foundry廠商保持緊密合作，目前可為FinFET工藝提供IP、設(shè)計(jì)工具和技術(shù)團(tuán)隊(duì)的支持，并且Synopsys已經(jīng)開始與7nm工藝產(chǎn)線的合作開發(fā)。但同時(shí)Aart也表示，7nm之后FinFET工藝將失效，屆時(shí)將有新的工藝出現(xiàn)。