賽靈思獨(dú)辟蹊徑主打架構(gòu) 堪比ASIC
[導(dǎo)讀]FPGA能否取代ASIC?對(duì)于這個(gè)問(wèn)題業(yè)界看法不一。賽靈思于13年12月10日宣布推出的20nm All Programmable UltraScale™產(chǎn)品系列無(wú)疑給看好FPGA的這一方帶來(lái)了曙光。
“UltraScale”是賽靈思于2013年7月份發(fā)布的業(yè)界
FPGA能否取代ASIC?對(duì)于這個(gè)問(wèn)題業(yè)界看法不一。賽靈思于13年12月10日宣布推出的20nm All Programmable UltraScale™產(chǎn)品系列無(wú)疑給看好FPGA的這一方帶來(lái)了曙光。
Kintex UltraScale系列
最新Kintex® UltraScale™ FPGA具有多達(dá)116萬(wàn)個(gè)邏輯單元、5,520個(gè)優(yōu)化的DSP Slice、76Mb BRAM、16.3Gbps背板收發(fā)器、PCIe® Gen3硬模塊、100Gb/s集成以太網(wǎng)MAC與150Gb/s Interlaken IP核，以及DDR4存儲(chǔ)器接口。最初作為賽靈思28nm 7系列成員推出的Kintex器件現(xiàn)已成為中端產(chǎn)品中功耗最低和性價(jià)比最高的標(biāo)桿產(chǎn)品。Kintex UltraScale器件的應(yīng)用領(lǐng)域有： 8K/4K超高清視覺顯示器和設(shè)備、256通道超聲、帶智能波束成形功能的8X8混合模式LTE和WCDMA無(wú)線電、100G流量管理/NIC、DOCSIS 3.1 CMTS設(shè)備等 。
Virtex UltraScale系列
最新Virtex® UltraScale™作為該系列中的最大器件具有440萬(wàn)個(gè)邏輯單元、1,456個(gè)用戶I/O、48個(gè)16.3Gb/s背板收發(fā)器以及89Mb BRAM，讓賽靈思在器件密度方面的優(yōu)勢(shì)從28nm的2倍提升到20nm的4倍，容量超過(guò)了所有其他任何可編程器件。此外，該產(chǎn)品還能提供驚人的5000萬(wàn)個(gè)ASIC等效門。Virtex UltraScale器件除包括集成式PCIe Gen3、100Gb/s以太網(wǎng)MAC和150Gb/s Interlaken IP核，以及DDR4存儲(chǔ)器接口外，還內(nèi)置有28Gb/s背板收發(fā)器和33Gb/s芯片至光纖收發(fā)器，以便利用全線速率下的智能處理功能實(shí)現(xiàn)數(shù)百Gb/s級(jí)系統(tǒng)性能。
由于具有超高的系統(tǒng)性能和容量，因此Virtex UltraScale系列已成為多種最具挑戰(zhàn)性應(yīng)用的理想選擇，諸如：?jiǎn)涡酒?00G MuxSAR、400G轉(zhuǎn)發(fā)器 、400G MAC-to-Interlaken橋接器、仿真與原型設(shè)計(jì) 。
此次推出的產(chǎn)品給人最深刻的印象莫過(guò)于其可媲美ASIC的性能。以往，相比ASIC，F(xiàn)PGA具有高度靈活、面世時(shí)間短、設(shè)計(jì)成本少、風(fēng)險(xiǎn)小的優(yōu)點(diǎn)，但在規(guī)模大的設(shè)計(jì)(如CPU)中卻難挑大梁，其在運(yùn)行速度、面積效率、功耗的表現(xiàn)上遜于ASIC。面對(duì)性能上的壁壘，這回采用UltraScale架構(gòu)的產(chǎn)品是如何實(shí)現(xiàn)突破的呢? 新的UltraScale架構(gòu)采用更加智能的布線方式，使器件的利用率從70%-80%提高到90%;此外新發(fā)布的UltraScale 系列產(chǎn)品擁有最高可達(dá)440萬(wàn)個(gè)邏輯單元的容量，其密度是業(yè)界最高密度產(chǎn)品Virtex® -7 2000T的兩倍以上。器件利用率的提高和器件密度的銳增都為攻克“FPGA面積效率、運(yùn)行速度低于ASIC”這一壁壘做出了努力并取得了不俗的成績(jī)。從功耗瓶頸的角度看，采用優(yōu)化的電源管理功能與先進(jìn)的工藝制程，產(chǎn)品功耗降低了百分之五十以上。同時(shí)，優(yōu)化的布線方式也大幅降低了高性能高吞吐量設(shè)計(jì)的布線擁塞問(wèn)題，使產(chǎn)品能夠滿足客戶在海量數(shù)據(jù)流、I/O帶寬以及實(shí)時(shí)數(shù)據(jù)包、DSP和圖像處理等方面更高性能設(shè)計(jì)的要求。UltraScale架構(gòu)采用類似ASIC的多區(qū)域時(shí)鐘功能，幾乎可將時(shí)鐘布置到芯片的任何地方，使系統(tǒng)時(shí)鐘偏移大幅降低達(dá)50%。
另外，不得不提的是給UltraScale系列產(chǎn)品錦上添花的Vivado ASIC增強(qiáng)型設(shè)計(jì)套件。發(fā)布會(huì)上賽靈思公司全球高級(jí)副總裁湯立人先生自豪地向大家介紹了這個(gè)套件的過(guò)人之處：支持C語(yǔ)言設(shè)計(jì)和快速驗(yàn)證!有多快呢?比傳統(tǒng)方法快15倍!很多人說(shuō)搞FPGA設(shè)計(jì)也屬于“EDA”，可見自動(dòng)化設(shè)計(jì)工具在FPGA設(shè)計(jì)中的舉足輕重的位置。不是所有的工程師都會(huì)寫VHDL或者Verilog,但是凡是玩過(guò)軟硬件的幾乎都會(huì)C語(yǔ)言，Vivado 讓FPGA設(shè)計(jì)變得更加平易近人，更加容易上手，快速的驗(yàn)證、PCB規(guī)劃功能、分析型布局、集成的設(shè)計(jì)環(huán)境等優(yōu)勢(shì)也使預(yù)期的設(shè)計(jì)成果在幾周內(nèi)便能看到，而非幾個(gè)月。
后記
此前，工藝制程一直是FPGA廠商的“必爭(zhēng)之地”，前不久Altara發(fā)布了其14nm SOC的架構(gòu)。發(fā)布會(huì)上湯先生卻強(qiáng)調(diào)，一個(gè)FPGA的成功不僅依靠工藝，架構(gòu)、工具同樣重要，此次發(fā)布的重點(diǎn)不在20nm制程上，而在產(chǎn)品可媲美ASIC的性能上。逃出“制程戰(zhàn)”，獨(dú)辟蹊徑主打架構(gòu)，這樣的底氣和魄力是讓人佩服的?；仡欃愳`思的產(chǎn)品路線，過(guò)去，工藝上是單節(jié)點(diǎn)發(fā)展：從130nm到90nm再到45/40nm，只有FPGA產(chǎn)品線;現(xiàn)在，工藝上多個(gè)制程并存：包括生命周期長(zhǎng)遠(yuǎn)的28nm產(chǎn)品、高性能的20nm產(chǎn)品和16nmFinFET多處理器和存儲(chǔ)器，產(chǎn)品線也擴(kuò)展成了FPGA、SOC、3D IC共存。一路走來(lái)，雖然路線有變，但賽靈思始終有一個(gè)宏偉的目標(biāo)，那就是：逐步取代ASIC,占領(lǐng)ASIC的市場(chǎng)。
Kintex UltraScale系列
最新Kintex® UltraScale™ FPGA具有多達(dá)116萬(wàn)個(gè)邏輯單元、5,520個(gè)優(yōu)化的DSP Slice、76Mb BRAM、16.3Gbps背板收發(fā)器、PCIe® Gen3硬模塊、100Gb/s集成以太網(wǎng)MAC與150Gb/s Interlaken IP核，以及DDR4存儲(chǔ)器接口。最初作為賽靈思28nm 7系列成員推出的Kintex器件現(xiàn)已成為中端產(chǎn)品中功耗最低和性價(jià)比最高的標(biāo)桿產(chǎn)品。Kintex UltraScale器件的應(yīng)用領(lǐng)域有： 8K/4K超高清視覺顯示器和設(shè)備、256通道超聲、帶智能波束成形功能的8X8混合模式LTE和WCDMA無(wú)線電、100G流量管理/NIC、DOCSIS 3.1 CMTS設(shè)備等 。
Virtex UltraScale系列
最新Virtex® UltraScale™作為該系列中的最大器件具有440萬(wàn)個(gè)邏輯單元、1,456個(gè)用戶I/O、48個(gè)16.3Gb/s背板收發(fā)器以及89Mb BRAM，讓賽靈思在器件密度方面的優(yōu)勢(shì)從28nm的2倍提升到20nm的4倍，容量超過(guò)了所有其他任何可編程器件。此外，該產(chǎn)品還能提供驚人的5000萬(wàn)個(gè)ASIC等效門。Virtex UltraScale器件除包括集成式PCIe Gen3、100Gb/s以太網(wǎng)MAC和150Gb/s Interlaken IP核，以及DDR4存儲(chǔ)器接口外，還內(nèi)置有28Gb/s背板收發(fā)器和33Gb/s芯片至光纖收發(fā)器，以便利用全線速率下的智能處理功能實(shí)現(xiàn)數(shù)百Gb/s級(jí)系統(tǒng)性能。
由于具有超高的系統(tǒng)性能和容量，因此Virtex UltraScale系列已成為多種最具挑戰(zhàn)性應(yīng)用的理想選擇，諸如：?jiǎn)涡酒?00G MuxSAR、400G轉(zhuǎn)發(fā)器 、400G MAC-to-Interlaken橋接器、仿真與原型設(shè)計(jì) 。
此次推出的產(chǎn)品給人最深刻的印象莫過(guò)于其可媲美ASIC的性能。以往，相比ASIC，F(xiàn)PGA具有高度靈活、面世時(shí)間短、設(shè)計(jì)成本少、風(fēng)險(xiǎn)小的優(yōu)點(diǎn)，但在規(guī)模大的設(shè)計(jì)(如CPU)中卻難挑大梁，其在運(yùn)行速度、面積效率、功耗的表現(xiàn)上遜于ASIC。面對(duì)性能上的壁壘，這回采用UltraScale架構(gòu)的產(chǎn)品是如何實(shí)現(xiàn)突破的呢? 新的UltraScale架構(gòu)采用更加智能的布線方式，使器件的利用率從70%-80%提高到90%;此外新發(fā)布的UltraScale 系列產(chǎn)品擁有最高可達(dá)440萬(wàn)個(gè)邏輯單元的容量，其密度是業(yè)界最高密度產(chǎn)品Virtex® -7 2000T的兩倍以上。器件利用率的提高和器件密度的銳增都為攻克“FPGA面積效率、運(yùn)行速度低于ASIC”這一壁壘做出了努力并取得了不俗的成績(jī)。從功耗瓶頸的角度看，采用優(yōu)化的電源管理功能與先進(jìn)的工藝制程，產(chǎn)品功耗降低了百分之五十以上。同時(shí)，優(yōu)化的布線方式也大幅降低了高性能高吞吐量設(shè)計(jì)的布線擁塞問(wèn)題，使產(chǎn)品能夠滿足客戶在海量數(shù)據(jù)流、I/O帶寬以及實(shí)時(shí)數(shù)據(jù)包、DSP和圖像處理等方面更高性能設(shè)計(jì)的要求。UltraScale架構(gòu)采用類似ASIC的多區(qū)域時(shí)鐘功能，幾乎可將時(shí)鐘布置到芯片的任何地方，使系統(tǒng)時(shí)鐘偏移大幅降低達(dá)50%。
另外，不得不提的是給UltraScale系列產(chǎn)品錦上添花的Vivado ASIC增強(qiáng)型設(shè)計(jì)套件。發(fā)布會(huì)上賽靈思公司全球高級(jí)副總裁湯立人先生自豪地向大家介紹了這個(gè)套件的過(guò)人之處：支持C語(yǔ)言設(shè)計(jì)和快速驗(yàn)證!有多快呢?比傳統(tǒng)方法快15倍!很多人說(shuō)搞FPGA設(shè)計(jì)也屬于“EDA”，可見自動(dòng)化設(shè)計(jì)工具在FPGA設(shè)計(jì)中的舉足輕重的位置。不是所有的工程師都會(huì)寫VHDL或者Verilog,但是凡是玩過(guò)軟硬件的幾乎都會(huì)C語(yǔ)言，Vivado 讓FPGA設(shè)計(jì)變得更加平易近人，更加容易上手，快速的驗(yàn)證、PCB規(guī)劃功能、分析型布局、集成的設(shè)計(jì)環(huán)境等優(yōu)勢(shì)也使預(yù)期的設(shè)計(jì)成果在幾周內(nèi)便能看到，而非幾個(gè)月。
后記
此前，工藝制程一直是FPGA廠商的“必爭(zhēng)之地”，前不久Altara發(fā)布了其14nm SOC的架構(gòu)。發(fā)布會(huì)上湯先生卻強(qiáng)調(diào)，一個(gè)FPGA的成功不僅依靠工藝，架構(gòu)、工具同樣重要，此次發(fā)布的重點(diǎn)不在20nm制程上，而在產(chǎn)品可媲美ASIC的性能上。逃出“制程戰(zhàn)”，獨(dú)辟蹊徑主打架構(gòu)，這樣的底氣和魄力是讓人佩服的?；仡欃愳`思的產(chǎn)品路線，過(guò)去，工藝上是單節(jié)點(diǎn)發(fā)展：從130nm到90nm再到45/40nm，只有FPGA產(chǎn)品線;現(xiàn)在，工藝上多個(gè)制程并存：包括生命周期長(zhǎng)遠(yuǎn)的28nm產(chǎn)品、高性能的20nm產(chǎn)品和16nmFinFET多處理器和存儲(chǔ)器，產(chǎn)品線也擴(kuò)展成了FPGA、SOC、3D IC共存。一路走來(lái)，雖然路線有變，但賽靈思始終有一個(gè)宏偉的目標(biāo)，那就是：逐步取代ASIC,占領(lǐng)ASIC的市場(chǎng)。
下載文檔
