最近，“三維”一詞在半導體領(lǐng)域出現(xiàn)得十分頻繁。比如，英特爾采用22nm工藝制造的采用立體通道結(jié)構(gòu)的“三維晶體管”、8月份三星電子宣布量產(chǎn)的“三維NAND閃存”，以及利用TSV(硅通孔)來層疊并連接半導體芯片的“三維LSI”等。
在半導體領(lǐng)域，原來的二維微細化(定標，Scaling)已逐步接近極限，各種三維技術(shù)變得十分必要。三維晶體管已廣泛應(yīng)用于微處理器，三維NAND閃存也有望在2014年以后、以服務(wù)器用SSD等為中心不斷普及。但是，除了部分CMOS圖像傳感器及FPGA之外，卻很少聽到基于TSV的三維LSI的量產(chǎn)消息。
關(guān)于三維LSI，最初業(yè)界曾傳出某項技術(shù)將被智能手機應(yīng)用處理器(SoC)和DRAM大量采用的消息。那就是通過層疊SoC和DRAM、通過高密度TSV進行三維連接來實現(xiàn)大帶寬的“WideI/O”技術(shù)。業(yè)界曾期待高通等SoC廠商采用該技術(shù)，在2013～2014年開始量產(chǎn)。但實際情況是，WideI/O的采用被擱置了。
原因在于該技術(shù)的成本太高。野村證券的成本分析結(jié)果顯示，由SoC和DRAM構(gòu)成的三維LSI的制造成本是原來的PoP(packageonpackage)產(chǎn)品的約2.4倍。而智能手機廠商采用三維LSI時所依據(jù)的成本標準一般是“PoP產(chǎn)品的1.1倍以下”，2.4倍已大大超過該標準。目前，作為WideI/O的后續(xù)技術(shù)，業(yè)界還在討論帶寬更大的“WideI/O2”，但該技術(shù)同樣存在巨大的成本障礙。
另一方面，業(yè)界也出現(xiàn)了看似可以順利跨越成本障礙的三維LSI技術(shù)，那就是美光科技最早將從2013年下半年開始樣品供貨的新一代內(nèi)存“HybridMemoryCube(HMC)”。HMC是以配備于高端網(wǎng)絡(luò)設(shè)備及超級計算機為目標的三維構(gòu)造內(nèi)存，價格是傳統(tǒng)DDR3SDRAM內(nèi)存條5～10倍，絕對不算便宜。但是，HMC的帶寬可達到DDR3內(nèi)存的約15倍，“性價比非常具有吸引力”(日本某設(shè)備廠商的部件采購人員)。
而且，HMC除了部分高端用途之外，將來還打算向服務(wù)器及消費類產(chǎn)品推廣，這一點也備受關(guān)注。雖然美光表示向消費類產(chǎn)品推廣需要“花費5年以上的時間”，但可以通過大幅更改HMC的構(gòu)造及規(guī)格來降低成本。像HMC這樣首先在高端市場上實現(xiàn)三維LSI技術(shù)的產(chǎn)品化、然后再逐步擴大用途的道路雖然要花費很長時間，但也許比較踏實可靠。今后筆者將繼續(xù)關(guān)注HMC將如何開拓市場。