隨著科技的發(fā)展，在半導體設計制造方面，各相關廠商相繼突破制造工藝，提高市場競爭力。
2012年初，富士通半導體宣布交付其為中小型IC設計公司量身定制的55nm創(chuàng)新工藝制程(可兼容65nmIP、性能堪比40nm工藝)，一度引發(fā)中國IC設計業(yè)的震動。而在日前于重慶舉辦的“中國集成電路設計業(yè)2012年會暨重慶集成電路跨越發(fā)展高峰論壇”上，富士通半導體又一次帶來驚喜，率先將已經(jīng)量產(chǎn)的成熟28nm先進工藝和設計服務帶給中國高端SoC設計業(yè)者。
“55nm創(chuàng)新工藝制程(CS250L和CS250S)推出后中國客戶的反饋非常好，這和我們當初推出時的定位策略有關，如55nmtransistor不變，65nmIP可以重用等，這使得以前65nm客戶可以很容易導入55nm制程?，F(xiàn)在已經(jīng)有2至3家消費類電子的用戶在使用了，預計明年初將會有3個Tapeout。”富士通半導體ASIC/COT業(yè)務市場部副經(jīng)理劉哲女士介紹說。
如果說高性價比的55nm創(chuàng)新工藝制程是為了一解處于激烈競爭中的本土中小客戶IC設計之“渴”，那么此次富士通半導體帶來的成熟已經(jīng)量產(chǎn)的28nm半導體制造技術則是為幫助中國IC設計業(yè)應對高端先進制程SoC設計挑戰(zhàn)而生。
當半導體制程進入40nm工藝節(jié)點以后，成本成為高端SoC設計企業(yè)面臨的第一只“攔路虎”。如下圖2所示為32nm/28nm及22nm/20nm工藝制程投資的各項費用，其中32nm/28nm工藝的收支平衡(Breakeven)為30-40Munits，而22nm/20nm工藝的Breakeven更高達60-100Munits，這樣高的半導體制造成本不只掐住了中小IC業(yè)者的喉嚨，也成為高端SoC設計廠商的巨大壓力。再加上IP方面不菲的投資以及整合驗證，財務風險可謂巨大。
雖然邁向尺寸更小的工藝節(jié)點實現(xiàn)了集成度和性能優(yōu)勢，但是設計和制造的復雜度也相應成倍增加，這成為高端SoC設計企業(yè)面臨的第二只“攔路虎”。有關人士分析道：“28nm使得一切都變得非常復雜：Doublepatterning、Newinterconnectlayers、Difficultdesignrules、Devicevariation、Newtransistors等等。而曾經(jīng)存在于半導體制造工藝中的諸如成本、產(chǎn)量、上市時間、盈利能力、可預測能力、低功耗(面積)、復雜性等各種問題現(xiàn)在也依然存在，不只存在，當工藝尺寸不斷縮小，還會使問題變得更加糟糕。”
雖然邁向尺寸更小的工藝節(jié)點實現(xiàn)了集成度和性能優(yōu)勢，但是設計和制造的復雜度也相應成倍增加，這成為高端SoC設計企業(yè)面臨的第二只“攔路虎”。劉哲分析道：“28nm使得一切都變得非常復雜：Doublepatterning、Layout-dependenteffects、Newinterconnectlayers、Difficultdesignrules、Devicevariation、Newtransistors等等。而曾經(jīng)存在于半導體制造工藝中的諸如成本、產(chǎn)量、上市時間、盈利能力、可預測能力、低功耗(面積)、復雜性等各種問題現(xiàn)在也依然存在，不只存在，當工藝尺寸不斷縮小，還會使問題變得更加糟糕。”
此外，不要忘記：Multi-sourceIP、混合信號和RF、3D-IC方法、系統(tǒng)級封裝等這些新的設計方法也會使SoC設計面臨更多的挑戰(zhàn)。
在世界范圍內(nèi)，富士通半導體在40/28nm高端制程上的設計能力相比其他設計公司具有很大優(yōu)勢，并且富士通半導體在28nmIP上也處于領先位置。
和TSMC的密切合作是富士通半導體在28nm上的優(yōu)勢之一。“富士通半導體在TSMC的28nm工藝上的Tapeout數(shù)量也是名列前茅的，這使我們在對工藝制程的管理、優(yōu)化方面積累了大量經(jīng)驗。”有關人士介紹說
例如剛開始的28nm工藝可能會有一些良率(yield)不穩(wěn)定的問題，通過和TSMC的項目合作，富士通提高了量產(chǎn)的良率，包括穩(wěn)定良率，在這方面取得了非常大的成果，這也是其若干客戶先進設計項目能夠量產(chǎn)的一個很重要因素。
“量產(chǎn)與否，在半導體設計和制造領域是有質(zhì)的區(qū)別的。現(xiàn)在市場上宣稱有28nm項目的設計服務廠商不少，但真正擁有能夠進入量產(chǎn)的28nm設計經(jīng)驗的可以說是寥寥無幾。而富士通半導體此次宣布的成熟已經(jīng)量產(chǎn)的28nm創(chuàng)新工藝技術(CS450HP、CS450G、CS450LP)正是為了將先進的高端ASIC方案和設計服務帶給中國廠商，以填補國內(nèi)市場在這個領域的空白。”有關人士表示。
但不可否認的是，在工藝制程上雖然國內(nèi)引入了富士通的28nm制造工藝，但和世界其它一流廠商的最高制造工藝還是有差別。其中英特爾公司明年則會采用22納米工藝。到2014年，英特爾計劃將芯片工藝降至14納米(理論最低值為10納米)級別，通過這種措施，便可在相同體積內(nèi)實現(xiàn)更高的性能。例如，在尺寸相同的情況下，14納米工藝的芯片將達到28納米工藝的兩倍。國內(nèi)需要在芯片制造領域取得更多的突破，在掌握現(xiàn)在制造工藝的基礎上，進一步研發(fā)高精芯片制造工藝。