制程技術(shù)向7nm大躍進(jìn),3D IC硬著頭皮也要上
掃描二維碼
隨時(shí)隨地手機(jī)看文章
IBM 的專(zhuān)家指出,下一代的20nm節(jié)點(diǎn)可支持最佳化的低功耗和高性能制程技術(shù)。而 GlobalFoundries 將在今年八月決定,是否提供這些不同的制程選項(xiàng)。
這些僅僅是今年度 GSA Silicon Summit 上討論的兩個(gè)焦點(diǎn)。與會(huì)的芯片業(yè)高層還討論了預(yù)計(jì)在2014年到來(lái),但仍面臨諸多挑戰(zhàn)的 3D IC ,以及腳步緩慢但仍然預(yù)見(jiàn)可朝 7nm 邁進(jìn)的 CMOS 微縮技術(shù)。
“臺(tái)積電最近表示其 20nm 節(jié)點(diǎn)在制程最佳化方面并沒(méi)有顯著差異,但我并不這么認(rèn)為,” IBM 院士暨微電子部門(mén)首席技術(shù)專(zhuān)家Subramanian Iyer說(shuō)?!拔蚁嘈牛谙嗤墓?jié)點(diǎn)上,你可以擁有兩種不同的制程,”他在主題演講中表示。
事實(shí)上, GlobalFoundries 正在考慮是否是在為 20nm 提供高性能和低功耗制程。
“我們?nèi)栽谂c主要客戶討論該做些什么,針對(duì)性能和功耗方面,可能要做出更多取舍,” GlobalFoundries 先進(jìn)技術(shù)架構(gòu)主管Subramani Kengeri表示。
他指出, 20nm 的變化空間可能相對(duì)更加狹小,而且從經(jīng)濟(jì)面來(lái)看也未必可行。IBM的Iyer則認(rèn)為,臺(tái)積電決定僅提供一種20nm制程,其經(jīng)濟(jì)面的考量可能多于技術(shù)面。
接下來(lái),采用FinFET的14nm制程,則將為芯片產(chǎn)業(yè)開(kāi)創(chuàng)更大的機(jī)會(huì),如提供0.9V的高性能版本,以及0.6V的低功耗變種制程等。此外,與傳統(tǒng)轉(zhuǎn)移到一個(gè)新制程節(jié)點(diǎn)相較,14nm節(jié)點(diǎn)可提供的利益也預(yù)估將高出兩倍之多。
從歷史角度來(lái)看,要為每一個(gè)節(jié)點(diǎn)提供不同制程變化,都會(huì)需要在基礎(chǔ)制程上添加獨(dú)特且復(fù)雜的特性,IBM的Iyer說(shuō)。他指出,過(guò)去,我們?cè)诿恳淮瞥?strong>節(jié)點(diǎn)都擁有不同功能的制程,現(xiàn)在不大可能驟然讓它們完全消失。