聯(lián)電(2303-TW)(UMC-US)與全球半導(dǎo)體設(shè)計制造軟件暨IP領(lǐng)導(dǎo)廠商新思科技(Synopsys)12日共同宣布，雙方已擴展伙伴關(guān)系，將于聯(lián)電28納米HLP Poly SiON制程平臺上開發(fā)新思科技的DesignWare IP。

聯(lián)電表示，此次合作延續(xù)早先在聯(lián)電40納米與55納米制程的成功經(jīng)驗，新思科技將會于聯(lián)華電子28納米HLP Poly SiON制程上，導(dǎo)入其經(jīng)驗證的DesignWare嵌入式內(nèi)存，以及邏輯組件數(shù)據(jù)庫。此次合作將芯片設(shè)計公司得以在較低的風(fēng)險下，設(shè)計出高速低功耗的系統(tǒng)單芯片，并取得更快的產(chǎn)品上市時程。兩家公司長久以來的合作，涵跨了聯(lián)電0.18微米至28乃制程，而成功研發(fā)出的高質(zhì)量DesignWare IP，正是這份穩(wěn)固合作關(guān)系下的豐碩成果。

聯(lián)電客戶工程暨硅智財研發(fā)設(shè)計支持副總簡山杰表示，該公司與新思科技已在多個制程世代上，緊密配合了許多年，新思科技是值得信賴的硅智財領(lǐng)導(dǎo)廠商，我們與新思科技在28納米上繼續(xù)攜手，意味著雙方在協(xié)助客戶發(fā)展尖端系統(tǒng)單芯片設(shè)計上的共同承諾。聯(lián)電十分期待與客戶共同將這些新世代產(chǎn)品推出上市。

新思科技硅智財與系統(tǒng)營銷副總經(jīng)理John Koeter表示，該公司與晶圓專工領(lǐng)導(dǎo)者聯(lián)電此次攜手合作，將使雙方客戶得以采用聯(lián)華電子28納米制程驗證過的硅智財，用來差異化其系統(tǒng)單芯片的設(shè)計。在提供先進制程的高質(zhì)量硅智財上，有著豐富經(jīng)驗與紀(jì)錄，因此能給予芯片設(shè)計公司信心，在整合DesisnWare IP到系統(tǒng)單芯片設(shè)計時，可降低風(fēng)險，并可望達成首次試產(chǎn)即成功之目標(biāo)。

聯(lián)電28納米HLP制程除了保留傳統(tǒng)Poly SiON技術(shù)的成本競爭力，更采用了創(chuàng)新的制程技術(shù)，具備絕佳的性價比，與業(yè)界其他28納米Poly SiON制程相比較，大幅提升了效能與功耗表現(xiàn)。此一強化的28納米Poly SiON制程，提供芯片設(shè)計者由40納米制程到28納米制程更順暢的移轉(zhuǎn)路徑，使芯片設(shè)計能夠輕易地導(dǎo)入制程并且快速上市。

新思科技廣泛的產(chǎn)品組合，包含了經(jīng)速度，功耗與位面積優(yōu)化，并經(jīng)過10億顆以上芯片驗證的嵌入式內(nèi)存與標(biāo)準(zhǔn)組件數(shù)據(jù)庫。DesignWare嵌入式內(nèi)存與邏輯組件數(shù)據(jù)庫包括了先進的電源管理功能，例如淺待機，深待機與關(guān)機，還有一個電源優(yōu)化套件，藉以延長手持式應(yīng)用產(chǎn)品的電池壽命。

此外，新思科技整合型STAR Memory System測試與修復(fù)解決方案，可讓芯片設(shè)計公司達到更高測試質(zhì)量與嵌入式內(nèi)存良率，同時降低芯片面積。