在22nm，或許是16nm節(jié)點(diǎn)，我們將需要全新的晶體管。而在這其中，爭論的焦點(diǎn)在于究竟該采用哪一種技術(shù)。這場比賽將關(guān)乎到晶體管的重新定義。在22/20nm邏輯制程的開發(fā)中，業(yè)界都爭先恐后地推出各種新的晶體管技術(shù)。英特爾三柵極（tri-gate）元件已取得重大進(jìn)展。許多研究人員也正努力推動FinFET元件的研究工作。而包括ARM在內(nèi)的多個主要的歐洲組織，以及美國的Globalfoundries則專注于研發(fā)完全耗盡型SOI（fully-depletedSOI，F(xiàn)DSOI）技術(shù)。不過，最近新創(chuàng)業(yè)者SuVolta和富士通也提出了另外一種嶄新的選擇。

晶體管設(shè)計會對所有下游的設(shè)計工作帶來深遠(yuǎn)影響──從制程設(shè)計到物理設(shè)計都包括在內(nèi)，其涵蓋領(lǐng)域甚至包含了邏輯設(shè)計師在功率和時序收斂方面的權(quán)衡。

問題在哪里？

為何制程工程師們痛下決心革新晶體管設(shè)計？最簡單的回答是短溝道效應(yīng)。不斷追逐摩爾定律（Moore‘sLaw）的結(jié)果是MOSFET溝道長度不斷縮減。這種收縮提高了晶體管密度，以及其他的固定因素和開關(guān)速度等。但問題是，縮短這些溝道卻也帶來了諸多嚴(yán)重問題。針對這些問題，我們可以簡單地歸納為：當(dāng)漏極愈接近源極，柵極便愈來愈難以夾斷（pinchoff）溝道電流（圖1）。這將導(dǎo)致亞閾值漏電流。

自90nm節(jié)點(diǎn)以來，這場對抗漏電流的戰(zhàn)役已經(jīng)持續(xù)許久。向全high-k/金屬柵極（HKMG）的轉(zhuǎn)移，讓柵極能在不讓漏電流失控的情況下更好地控制溝道電流。但到了22nm節(jié)點(diǎn)，許多人認(rèn)為，平面MOSFET將輸?shù)暨@場戰(zhàn)役。目前還沒有辦法在足夠的性能條件下提供良好的漏電流控制。“HKMG解決了柵極漏電流，”一位專家表示?！艾F(xiàn)在，我們必須解決溝道漏電流了?！?BR>
平面晶體管：又一次？

并非所有人都同意平面MOSFET將走入歷史。其中最主要的代表是臺積電，該公司2月起在20nm制程中采用平面晶體管。但此舉召來了許多強(qiáng)烈反對，包括來自Globalfoundries的警告。設(shè)計人員對短溝道平面MOSFET的所有缺點(diǎn)都已經(jīng)很熟悉了。看來，重新調(diào)整單元庫和硬IP模組還比較干脆。漏電流和閾值的變異或許會比在28nm時更糟，但設(shè)計師們現(xiàn)在有了更多可用工具，包括改進(jìn)過的電源管理、變異容錯電路，以及統(tǒng)計時序分析等，都可協(xié)助他們應(yīng)對這些問題。而當(dāng)把所有問題端上臺面時，代工廠必須知道，他們的主要客戶──FPGA供應(yīng)商、網(wǎng)絡(luò)IC巨擘，甚至包括ARM在內(nèi)，會提出什么樣的問題。

不過，仍有許多人持懷疑態(tài)度?！芭_積電表示會在20nm節(jié)點(diǎn)使用替換性金屬柵極（replacement-metal-gate）平面制程，”Novellus公司副總裁GirishDixit觀察道，“但這個決定可能已經(jīng)改變。HKMG可以控制漏電流，但平面晶體管仍然具有I-on/I-off特征缺陷?！比襞_積電的早期采用者發(fā)現(xiàn)自己因為平面晶體管而處于競爭劣勢，他們可能會逼迫這家代工巨擘改采FinFET半節(jié)點(diǎn)。而這種對峙態(tài)勢也可能出現(xiàn)在移動市場，在這個領(lǐng)域，ARM的無晶圓硅晶伙伴們將面臨來自英特爾采用最新22nm三柵極Atom處理器的競爭。

Fin的崛起

有關(guān)下一代晶體管的爭論已經(jīng)持續(xù)了10年之久，但英特爾在五月宣布的22nm三柵極制程象征著新晶體管技術(shù)的一大進(jìn)展。不過，英特爾的大動作或許是為了回應(yīng)ARM在移動領(lǐng)域的快速擴(kuò)張態(tài)勢，而非完全著重在原先對新晶體管技術(shù)的電路設(shè)計、大幅降低訊號雜訊的討論范疇之中。