不久前，華興萬邦分析師看到了國內(nèi)一些芯片設(shè)計公司在算法等方面極富創(chuàng)新，但是流片回來的系統(tǒng)級芯片(SoC)卻因局部溫度過高，或者設(shè)計不能達(dá)到預(yù)定功耗目標(biāo)而花費(fèi)大量的時間修改芯片布局和重新進(jìn)行后端設(shè)計。這延長了產(chǎn)品的上市時間，因此國內(nèi)廠商需要新的工具來實(shí)現(xiàn)架構(gòu)性的功耗和熱性能優(yōu)化，為此華興萬邦走訪了提供這種工具的新興EDA廠商DOCEA公司。
DOCEA以其創(chuàng)新技術(shù)獲得業(yè)界諸多贊譽(yù)，并對與中國廠商的合作表示出極高的興趣。它位于被稱為“法國硅谷”的Grenoble地區(qū)，ST微電子在該地區(qū)擁有雇員數(shù)達(dá)到6000人的研發(fā)中心，以及市場營銷、設(shè)計和產(chǎn)業(yè)化的總部，因此該地區(qū)正在培育著許多新興的歐洲半導(dǎo)體企業(yè)。DOCEA于2006年在風(fēng)險投資的支持下于Grenoble成立，是一家專注于提供架構(gòu)性功率和熱管理的EDA工具供應(yīng)商。
法國Grenoble群山之中的“法國硅谷”
隨著便攜電子產(chǎn)品所支持的功能和應(yīng)用不斷增加，電池壽命、微小空間內(nèi)的散熱和可靠性等因素使功率管理越發(fā)重要。同時，半導(dǎo)體技術(shù)在芯片設(shè)計、前道制造和后道封裝方面的發(fā)展，如越來越多的系統(tǒng)級芯片(SoC)、系統(tǒng)級封裝(SiP)以及芯片的3D堆疊技術(shù)等技術(shù)，對芯片的熱管理提出了更高的挑戰(zhàn)。加上各國政府通過立法在功率消耗上越來越嚴(yán)的規(guī)定(如能源之星)，使從芯片設(shè)計之初就開始實(shí)施系統(tǒng)節(jié)能成為必然。
而從芯片設(shè)計本身來看，早期的架構(gòu)設(shè)計是決定芯片成功和上市時間的最關(guān)鍵因素。這條基本規(guī)律對芯片和系統(tǒng)的功耗和熱管理同樣適用。有調(diào)查顯示：在諸多實(shí)現(xiàn)芯片功耗優(yōu)化的因素中，超過70%的受訪者認(rèn)為芯片架構(gòu)設(shè)計最為重要，其次才有20%的受訪者認(rèn)為邏輯綜合非常關(guān)鍵。
“針對目前芯片設(shè)計中的這些在功率和熱管理方面的需求和挑戰(zhàn)，我們開發(fā)了一套從一開始就能描述和預(yù)測各種芯片設(shè)計的不同功耗和熱性能的軟件ACEplorer，它可以幫助設(shè)計師在早期決定最佳的芯片架構(gòu)?！盌OCEA聯(lián)合創(chuàng)始人兼首席執(zhí)行官Ghislain Kaiser對華興萬邦分析師說?！八且环N將可能出現(xiàn)的‘困擾’分離顯現(xiàn)的解決方案，可以很方便地在芯片的功能性代碼還沒寫成前就建立功耗和熱性能ESL模型，并可在包括系統(tǒng)和軟件設(shè)計師在內(nèi)的整個設(shè)計團(tuán)隊之間分享?！?br /> DOCEA推出的ACEplorer和ACE Power Modeler是在架構(gòu)層面上實(shí)現(xiàn)功耗和熱行為分析和建模的工具，它可以全面地實(shí)現(xiàn)快速安全建模、決策支持估算、早期偵測和風(fēng)險分析、各種解決方案建議和探索等功能。它還能支持UPF低功耗設(shè)計流程，與各種設(shè)計環(huán)境無縫地集成，其生成的功耗數(shù)據(jù)可以產(chǎn)生相應(yīng)的報告并被重用。
系統(tǒng)設(shè)計>
DOCEA的核心團(tuán)隊：聯(lián)合創(chuàng)始人兼首席技術(shù)官Sylvian Kaiser、聯(lián)合創(chuàng)始人兼首席執(zhí)行官Ghislain Kaiser、銷售與市場總監(jiān)Ridha Hamza
該EDA工具能夠?qū)⑿酒O(shè)計中各種相互交織在一起的功率消耗和熱行為先分離出來，如芯片上各種知識產(chǎn)權(quán)(IP)的功耗和熱行為、各種布局和布線的熱性能、各種應(yīng)用場景對不同單元的影響、各種軟件對熱性能的影響等等。比如不同應(yīng)用負(fù)載給處理器單元和內(nèi)存帶來的功耗和發(fā)熱。
通過將這些不同的功耗和熱性能分析再綜合起來，就可以生產(chǎn)相關(guān)的動態(tài)功耗和熱行為仿真，或者提出最佳的管理和優(yōu)化選項(xiàng)，并可以以UPF格式輸出，并提供圖形化的UPF指令，并生成不同實(shí)現(xiàn)成本上的功耗分布圖供設(shè)計決策。同時，ACE Power Modeler可以從模擬、庫文件和現(xiàn)有IP的測試值中提取ESL功率模型，并可進(jìn)行新的工藝節(jié)點(diǎn)的探索。
“ACEplorer是一種非常好的決策支持工具，它可以幫助芯片和系統(tǒng)設(shè)計師在設(shè)計之初就實(shí)現(xiàn)低功耗優(yōu)化、功耗和應(yīng)用場景建模以及電源管理規(guī)劃?！盌OCEA銷售與市場總監(jiān)Ridha Hamza說?！八鼛淼暮锰幇◤募軜?gòu)層面上探索最大設(shè)計空間，從而最高能夠降低70%的功耗；設(shè)計師可通過快速評估模型，選擇低功耗技術(shù)(硬件和軟件)與性能之間的最佳平衡；在早期實(shí)現(xiàn)熱性能收斂，避免重新設(shè)計；與您的客戶在低功耗方案上進(jìn)行溝通等等?！?br /> ST-Ericsson采用這種ACEplorer設(shè)計了一系列用于智能手機(jī)和普通手機(jī)的平臺，包括SoC、RF和功率管理芯片等多款芯片。該系列采用了45nm的CMOS工業(yè)，共使用了300多個數(shù)字和模擬IP，并引入了clock gating、 power gating、DVFS、多Vt庫和滯留存儲器等多項(xiàng)功率管理技術(shù)。通過使用該項(xiàng)技術(shù)，實(shí)現(xiàn)了ESL估算值與實(shí)際芯片功耗差異小于15%，ESL模型推動和加快了軟件的開發(fā)，整個SoC和平臺團(tuán)隊分享了功耗數(shù)據(jù)。
目前該公司已成為Synopsys、CoFluent、Magilem和CEA等企業(yè)和機(jī)構(gòu)建