據(jù)消息來(lái)源透露，三星公司的芯片制造技術(shù)發(fā)展戰(zhàn)略可能發(fā)生較大的變化，他們正在考慮轉(zhuǎn)向使用gate-last工藝制作high-k器件。按照三星原來(lái)的計(jì)劃，他們將在年內(nèi)推出的28/32nm制程芯片產(chǎn)品中使用gate-first工藝來(lái)制作high-k型器件。不過(guò)也有人認(rèn)為三星很可能只在28/32nm制程 中才會(huì)采用gate-first工藝，而在22nm制程則會(huì)轉(zhuǎn)向采用gate-last工藝。于此同時(shí)，三星芯片代工業(yè)務(wù)部門的副總裁Ana Hunter則拒絕就三星轉(zhuǎn)向gate-last工藝事宜發(fā)表任何評(píng)論。

假如報(bào)道屬實(shí)，那么這無(wú)疑標(biāo)志著三星的芯片制造戰(zhàn)略將發(fā)生重大改動(dòng)。三星本來(lái)是以IBM為首的，堅(jiān)守gate-first工藝的IBM技術(shù)聯(lián)盟陣營(yíng)中的一員，該陣營(yíng)包括IBM,英飛凌，GlobalFoundries, NEC, 三星, 意法半導(dǎo)體, 東芝等公司.

按原來(lái)的計(jì)劃，IBM,GlobalFoundries與三星公司三家將合作于今年推出采用gate-first工藝制作的high-k金屬柵極(HKMG)器件，不過(guò)目前為止這三家公司還沒(méi)有推出一款基于這種工藝技術(shù)的HKMG實(shí)際產(chǎn)品。

相比之下，堅(jiān)持走Gate-last路線的Intel公司的步伐則邁得更快，他們從45nm制程節(jié)點(diǎn)開(kāi)始便啟用了HKMG柵極結(jié)構(gòu)，而且最近又推出了基于32nm制程HKMG的產(chǎn)品。

除了Intel之外，其它幾家芯片制造大廠也在努力將high-k柵極結(jié)構(gòu)引入自己的產(chǎn)品中，從45nm節(jié)點(diǎn)開(kāi)始，傳統(tǒng)的硅氧化物柵極絕緣層結(jié)構(gòu)已經(jīng)無(wú)法再繼續(xù)滿足要求，不過(guò)有部分廠商則計(jì)劃將這種傳統(tǒng)的柵極結(jié)構(gòu)延續(xù)使用到28nm節(jié)點(diǎn)。

不過(guò)由于high-k絕緣層開(kāi)發(fā)的難度相當(dāng)之高，因此有關(guān)的技術(shù)進(jìn)展?fàn)顩r并不令人如意。除了啟用high-k柵絕緣層之外，芯片廠商還需要啟用金屬柵極材料來(lái)替換傳統(tǒng)的N+/P+摻雜的多晶硅柵極材料。

目前能夠?qū)崿F(xiàn)這種high-k絕緣層+金屬柵極結(jié)構(gòu)的工藝主要分為兩大流派，其一是以IBM為首的Gate-first工藝流派，而另外一派則是以Intel為代表人物的Gate-last工藝流派。在Gate-first工藝中，與傳統(tǒng)的晶體管制作技術(shù)類似，柵極的形成時(shí)間早于漏源極;而在Gate-last工藝(又稱柵極替換工藝Replacement-gate)中，金屬柵極的形成時(shí)間則晚于漏源極，這樣便可以避開(kāi)制作漏源極時(shí)的高溫退火工部，防止熔點(diǎn)相對(duì)較低的金屬柵極材料高溫條件下內(nèi)部結(jié)構(gòu)發(fā)生異常變化。

三星與臺(tái)積電的工藝發(fā)展戰(zhàn)略對(duì)比：

按照現(xiàn)在的情況來(lái)看，三星極有可能成為首家為客戶提供具備high-k柵絕緣層+金屬柵極結(jié)構(gòu)產(chǎn)品的代工商，三星公司的高管Hunter曾表示：“我們認(rèn)為Gate-first工藝能夠滿足目前的要求?！倍宜€在近日舉辦的Semico Outlook會(huì)議上解釋了催生三星公司代工能力崛起的六大因素。(讀者可點(diǎn)擊這個(gè)鏈接查看這六大因素的具體內(nèi)容。)

目前還不清楚三星會(huì)不會(huì)在其22nm制程節(jié)點(diǎn)換用Gate-last工藝。不過(guò)他們目前正在偷偷組建研究Gate-last工藝的研發(fā)小組。至于IBM聯(lián)盟對(duì)Gate-last工藝的興趣則同樣仍屬未明。

相比之下，另外一家原本走Gate-first工藝路線的廠商：三星的競(jìng)爭(zhēng)對(duì)手臺(tái)積電則已經(jīng)表態(tài)會(huì)轉(zhuǎn)向使用Gate-last工藝。臺(tái)積電將在今年推出的28nm制程HKMG產(chǎn)品中啟用Gate-last工藝，臺(tái)積電研發(fā)部門的高級(jí)副總裁蔣尚義甚至表示：“我相信目前仍堅(jiān)守 Gate-first陣營(yíng)的廠商在22nm制程節(jié)點(diǎn)將被迫轉(zhuǎn)向采用Gate-last工藝。我不是在批評(píng)他們，只是認(rèn)為他們最終會(huì)改變觀念的。除非他們能找到一種成本低，極具創(chuàng)意的方案來(lái)控制管子的門限電壓，否則他們必然要轉(zhuǎn)向Gate-last工藝?！?有關(guān)臺(tái)積電28nm gate last HKMG制程的細(xì)節(jié)及背景，讀者可點(diǎn)擊這個(gè)鏈接查看。)

臺(tái)積電認(rèn)為Gate-last工藝具備一些優(yōu)勢(shì)：”gate-last工藝的復(fù)雜性要稍高一些，實(shí)現(xiàn)的難度也較大。不過(guò)一旦廠商掌握其要領(lǐng)，便會(huì)發(fā)現(xiàn)其實(shí)兩種工藝有許多共通之處，而且成本方面也是相當(dāng)接近的。“

”兩者之間最大的區(qū)別就是Gate-last工藝需要在PMOS/NMOS管中可以使用不同的金屬材料來(lái)制作柵極，而在Gate-first工藝中則只能使用同樣的金屬材料制作柵極。這樣，使用Gate-last工藝，制造廠商就可以自由調(diào)節(jié)PMOS/NMOS管中所使用的柵極金屬材料，而Gate-first工藝則不具備這種優(yōu)勢(shì)。這就是兩者之間區(qū)別最大的地方?！?/FONT>