盡管創(chuàng)始人、董事長兼首席執(zhí)行官John Lofton Holt一再聲稱，Achronix將不會與Altera、Xilinx展開直接競爭。但作為該領(lǐng)域的“新軍”，Achronix的出現(xiàn)還是引起了業(yè)界不小的關(guān)注。近日，《電子工程專輯》記者就新產(chǎn)品特性、公司發(fā)展策略等問題對Lofton Holt先生進(jìn)行了專訪。

Achronix此次推出的首款商用產(chǎn)品系列SPEEDSTER號稱是全球速度最快的FPGA，1.5GHz的吞吐量比傳統(tǒng)FPGA提升了3倍左右。這其中包含了哪些關(guān)鍵技術(shù)？

Achronix專有的異步技術(shù)(Asynchronous technology)是確保實現(xiàn)這些性能的關(guān)鍵技術(shù)。它包括了消除全局時鐘分布限制和自動支持設(shè)計管道(picoPIPE)。

傳統(tǒng)FPGA的全局時鐘邏輯并不平衡，時鐘速率必須支持整個時鐘域的最慢路徑，任何速度快于最慢路徑的組合邏輯都要等待最慢路徑的完成。我們的picoPIPE加速技術(shù)則采用握手協(xié)議來高效地控制數(shù)據(jù)流，并允許電源電壓存在明顯差異。簡單的講，就是picoPIPE邏輯也包含數(shù)據(jù)標(biāo)記，但每個標(biāo)記采用兩個信號而非一個，數(shù)據(jù)通過“確認(rèn)(Acknowledge)”完成，而不是采用全局時鐘，從而確保了1.5GHz的峰值吞吐量。

此外，采用TSMC 65nm工藝制造的SPD60使用標(biāo)準(zhǔn) RTL 以及SYNP Synplify-Pro等常用FPGA工具。還可同時支持20個10.3 Gbps串行器/解串器(SerDes)、4個獨立的1066 Mbps DDR2/DDR3存儲器接口等標(biāo)準(zhǔn)。

我們注意到SPEEDSTER系列在基本架構(gòu)、軟件工具方面都與傳統(tǒng)FPGA產(chǎn)品相同，這是基于什么樣的考慮？

是的，完全正確，這就是Achronix“熟悉的工具”戰(zhàn)略。在芯片架構(gòu)方面，我們?nèi)匀徊捎糜蓚鹘y(tǒng)四輸入查詢表(LUT)組成的標(biāo)準(zhǔn)可配制邏輯塊(RLB)，以及基于標(biāo)準(zhǔn)SRAM的可編程FPGA。

軟件前端方面，Synopsys、Mentor Graphics目前已經(jīng)實現(xiàn)了約98%的市場覆蓋率，很高興Achronix和他們達(dá)成了多年期的OEM協(xié)議。充分利用Synplify Pro、Precision Synthesis這些已定型的工具，能夠確保我們產(chǎn)品的安全性與持續(xù)性。要知道，做到這點這并不容易，因為很多FPGA初創(chuàng)公司根本得不到他們的支持。

后端工具ACE v1.0.1 & v1.5依然貫徹了這一戰(zhàn)略，外觀及使用體驗都類似于現(xiàn)有FPGA工具。此外，ACE還包含完整的物理實施平臺，其中包括位置、路由、時序分析、重要路徑分析等。

您在演講中多次提到SPEEDSTER中集成的10.375Gbps SerDes，為什么如此看中該技術(shù)？

運營商目前都非常迫切地想把40G/100G以太網(wǎng)接口標(biāo)準(zhǔn)配置到自己的核心網(wǎng)絡(luò)中去，很多人都認(rèn)為10.3G SerDes將是實現(xiàn)這一目標(biāo)的關(guān)鍵技術(shù)。因此，如果不能支持該技術(shù)，占據(jù)我們潛在市場份額1/3的通信領(lǐng)域?qū)敛涣羟榈陌袮chronix排除在外。但很幸運，我們是目前唯一一家能夠提供10.3G SerDes支持的FPGA廠商。

Verizon、AT&T以及其它電信運營商希望能在2010年開始使用40G/100G以太網(wǎng)接口標(biāo)準(zhǔn)，因此，他們需要在2009年底進(jìn)行場測。這也就意味著，運營商們必須在2009年初得到相應(yīng)的產(chǎn)品，而我們的對手預(yù)計最快在今年年底才能推出8.5G SerDes的產(chǎn)品。

Speedster 10.3Gbps SerDes可支持多種高速接口，比如40G/100G以太網(wǎng)、CEI-6G、10Gbps背板、XFI、PCI Express(Gen1& Gen2)、XAUI、Serial Rapid IO 以及 Infiniband等。此次發(fā)布的SPD60中集成的10.3G SerDes也是全球最快速的FPGA 可編程SerDes IO。

高性能、高密度和低功耗一直是FPGA廠商追求的目標(biāo)。此次Achronix推出的產(chǎn)品為什么反而更看重高速度而不是高密度？

傳統(tǒng)的FPGA廠商，比如Xilinx、Altera等，為了不斷擴(kuò)大市場份額，確實非常重視密度和功耗這些性能指標(biāo)。當(dāng)然，他們在高性能方面也會有所關(guān)注。但在半導(dǎo)體工藝從90nm到65nm再到40nm的演進(jìn)過程中，他們的產(chǎn)品性能并沒有得到大幅的提高。他們的產(chǎn)品無法達(dá)到高速度的根本原因就在于受困于全局時鐘分布和功耗，而Achronix的技術(shù)則沒有這樣的限制，這也是我們?yōu)槭裁匆P(guān)注高性能的原因。

我們通過對200多家客戶的訪談發(fā)現(xiàn)，越來越多的客戶不僅需要高密度和低功耗的產(chǎn)品，他們現(xiàn)在對高速度器件的需求也很強烈。而且，在選擇公司技術(shù)側(cè)重點的時候，Achronix也希望和競爭對手有所區(qū)別，形成多元化局面，這將幫助我們?yōu)槟切┬枰咝阅蹻PGA產(chǎn)品的客戶提供各種解決方案。這是一個傳統(tǒng)FPGA不能覆蓋的，市值達(dá)到17億美元的市場，我們無需在市場上替代或打垮Xilinx或者Altera，就可以成為一家十億美元的公司。

很多業(yè)內(nèi)人士并不看好FPGA初創(chuàng)公司的發(fā)展前景，甚至有人表示這些公司的成功幾率為零。因為初創(chuàng)公司要面臨資金、客戶認(rèn)知度、市場進(jìn)入時機把握、生態(tài)系統(tǒng)建立等諸多棘手問題。您對此是怎樣看待的？[!--empirenews.page--]

事實上，我?guī)缀趺刻於悸牭絹碜燥L(fēng)險投資公司和競爭者的類似言論，這并不奇怪。在成立Achronix公司之前，我曾擔(dān)任普華永道(Pricewaterhouse/Coopers)與博思艾倫(Booz Allen Hamilton)的戰(zhàn)略與技術(shù)咨詢業(yè)務(wù)經(jīng)理，還創(chuàng)建了自己的公司Integrated Strategies Group，主要從事管理技術(shù)與風(fēng)險投資咨詢業(yè)務(wù)，幫助過許多初創(chuàng)公司獲得了成功。

成功的關(guān)鍵首先在于避免別人的錯誤。很多FPGA初創(chuàng)公司失敗的原因我認(rèn)為可以歸結(jié)為以下三點：1.沒有成功的進(jìn)行融資；2.設(shè)計了一些架構(gòu)奇異的產(chǎn)品；3.使用的FPGA工具是工程師不熟悉的。

作為一家初創(chuàng)公司，我們在2007年的第一輪融資中就得到了3,440萬美元，員工數(shù)也從最初的4名增加到現(xiàn)在的75名，這都是成功很好的證明。除了繼續(xù)推出性能優(yōu)異的產(chǎn)品之外，我們還必須建立一支了解本地文化和市場的銷售隊伍。此外，必須承認(rèn)的是，客戶對產(chǎn)品質(zhì)量以及可靠性的要求越來越高，這對廠商來說是一個巨大的挑戰(zhàn)。