從TI第一顆DSP誕生至今已有25年，成就了無(wú)數(shù)輝煌。多核、SoC的發(fā)展方向使DSP將繼續(xù)高速成長(zhǎng)，同時(shí)，它的發(fā)展也正在面臨來(lái)自FPGA、ASIC的挑戰(zhàn)。

    DSP概念最早出現(xiàn)在上個(gè)世紀(jì)60年代，到70年代才由計(jì)算機(jī)實(shí)現(xiàn)部分實(shí)時(shí)處理，當(dāng)時(shí)主要用于高尖端領(lǐng)域。由于DSP技術(shù)與大量運(yùn)算相關(guān)，每秒完成百萬(wàn)條指令運(yùn)算就變?yōu)橐粋€(gè)新的單位MIPS(每秒百萬(wàn)條指令)。80年代，有些公司陸續(xù)設(shè)計(jì)出適合于DSP處理技術(shù)的處理器，于是DSP開(kāi)始成為一種高性能處理器的名稱(chēng)。TI在1982年發(fā)布了第一顆DSP芯片，名為T(mén)MS32010，這是一個(gè)處理速度達(dá)5個(gè)MIPS的處理器。

    加入TI公司有12個(gè)年頭的清華才俊鄭小龍，從技術(shù)應(yīng)用工程師打拼到負(fù)責(zé)DSP在中國(guó)的銷(xiāo)售業(yè)務(wù)，熟諳DSP圈里的事。他談起了DSP誕生的故事：

    那時(shí)只有兩種處理器，一種是作為PC核心的CPU，另一種是微控制器MCU。這兩種處理器的在進(jìn)行大量運(yùn)算時(shí)都面臨技術(shù)瓶頸，業(yè)內(nèi)就在考慮“是不是需要一種高速的數(shù)字信號(hào)處理的器件”。那個(gè)時(shí)候，數(shù)字信號(hào)處理的理論已經(jīng)有了，像濾波器、編碼解碼等對(duì)于乘加結(jié)構(gòu)要求很高，如果用CPU來(lái)處理的話，指令非常多、效率比較低；而如果在處理器中就有這樣一個(gè)乘加結(jié)構(gòu)，數(shù)字濾波器就可以實(shí)現(xiàn)實(shí)時(shí)的處理結(jié)果。

    DSP剛開(kāi)始出現(xiàn)時(shí)，采用了NMOS工藝，然后由于功耗的原因，很快轉(zhuǎn)到CMOS，例如C54、C55等型號(hào)中的“C”就表示CMOS。那個(gè)時(shí)候成本還是比較高的，實(shí)現(xiàn)每個(gè)MIPS的成本高達(dá)10～100美元，成為商品化的障礙。

    本文分四個(gè)部分：

    發(fā)展軌跡：DSP歷史的三個(gè)階段

    DSP演進(jìn)圖：性能、價(jià)格、功耗是不變的追求

    未來(lái)趨勢(shì)：DSP走向多核與SoC

    DSP不懼競(jìng)爭(zhēng)？當(dāng)DSP遭遇FPGA、ASIC

    發(fā)展軌跡：DSP歷史的三個(gè)階段

    TI首席科學(xué)家兼DSP業(yè)務(wù)開(kāi)發(fā)經(jīng)理方進(jìn) (Gene Frantz)在年前接受電子工程專(zhuān)輯采訪時(shí)曾這樣說(shuō)過(guò)，“DSP產(chǎn)業(yè)在約40年的歷程中經(jīng)歷了三個(gè)階段：第一階段，DSP意味著數(shù)字信號(hào)處理，并作為一個(gè)新的理論體系廣為流行；隨著這個(gè)時(shí)代的成熟，DSP進(jìn)入了發(fā)展的第二階段，在這個(gè)階段，DSP代表數(shù)字信號(hào)處理器，這些DSP器件使我們生活的許多方面都發(fā)生了巨大的變化；接下來(lái)又催生了第三階段，這是一個(gè)賦能(enablement)的時(shí)期，我們將看到DSP理論和DSP架構(gòu)都被嵌入到SoC類(lèi)產(chǎn)品中?！?

    80年代開(kāi)始了第二個(gè)階段，DSP從概念走向了產(chǎn)品，TMS32010所實(shí)現(xiàn)的出色性能和特性備受業(yè)界關(guān)注。方進(jìn)先生在一篇文章中提到，新興的DSP業(yè)務(wù)同時(shí)也承擔(dān)著巨大的風(fēng)險(xiǎn)，究竟向哪里拓展是生死攸關(guān)的問(wèn)題。當(dāng)設(shè)計(jì)師努力使DSP處理器每MIPS成本降到了適合于商用的低于10美元范圍時(shí)，DSP在軍事、工業(yè)和商業(yè)應(yīng)用中不斷獲得成功。到1991年，TI推出價(jià)格可與16位微處理器不相上下的DSP芯片，首次實(shí)現(xiàn)批量單價(jià)低于5美元，但所能提供的性能卻是其5至10倍。

    到90年代，多家公司躋身DSP領(lǐng)域與TI進(jìn)行市場(chǎng)競(jìng)爭(zhēng)。TI首家提供可定制 DSP——cDSP，cDSP 基于內(nèi)核 DSP的設(shè)計(jì)可使DSP具有更高的系統(tǒng)集成度，大加速了產(chǎn)品的上市時(shí)間。同時(shí)，TI瞄準(zhǔn)DSP電子市場(chǎng)上成長(zhǎng)速度最快的領(lǐng)域。到90年代中期，這種可編程的DSP器件已廣泛應(yīng)用于數(shù)據(jù)通信、海量存儲(chǔ)、語(yǔ)音處理、汽車(chē)電子、消費(fèi)類(lèi)音頻和視頻產(chǎn)品等等，其中最為輝煌的成就是在數(shù)字蜂窩電話中的成功。這時(shí)，DSP業(yè)務(wù)也一躍成為T(mén)I最大的業(yè)務(wù)，這個(gè)階段DSP每MIPS的價(jià)格已降到10美分到1美元的范圍。

    21世紀(jì)DSP發(fā)展進(jìn)入第三個(gè)階段，市場(chǎng)競(jìng)爭(zhēng)更加激烈，TI及時(shí)調(diào)整DSP發(fā)展戰(zhàn)略全局規(guī)劃，并以全面的產(chǎn)品規(guī)劃和完善的解決方案，加之全新的開(kāi)發(fā)理念，深化產(chǎn)業(yè)化進(jìn)程。成就這一進(jìn)展的前提就是DSP每MIPS價(jià)格目標(biāo)已設(shè)定為幾個(gè)美分或更低。

    SP演進(jìn)圖：性能、價(jià)格、功耗是不變的追求

    無(wú)疑，CMOS工藝的改變大大降低了功耗，而且隨著工藝節(jié)點(diǎn)從3微米、0.8微米、0.1微米以及未來(lái)的納米工藝，低功耗是DSP一個(gè)不變的特性。同時(shí)，DSP的主頻不斷得到提升，從開(kāi)始的5MHz，到100MHz、200MHz。

    “一個(gè)關(guān)鍵的轉(zhuǎn)折點(diǎn)出現(xiàn)在90年代中期，TI開(kāi)發(fā)出多并行處理結(jié)構(gòu)，1997年推出了C6000 DSP，有8個(gè)并行運(yùn)算單元，原來(lái)每個(gè)單元性能可達(dá)200MPS，這樣一下子提高了8倍到1600 MIPS。” 這些運(yùn)算單元可以有不同的組合，分為2組、每組4個(gè)，包括邏輯處理、數(shù)字處理、乘法運(yùn)算、移位處理四類(lèi)單元，分別適合不同的應(yīng)用。這一時(shí)期，DSP已廣泛用于數(shù)據(jù)通信、海量存儲(chǔ)、語(yǔ)音處理、消費(fèi)音視頻產(chǎn)品等，特別是在蜂窩電話領(lǐng)域的成功。鄭小龍說(shuō)道，“今天針對(duì)基站應(yīng)用的C6416主頻達(dá)到1.1GHz、處理能力超過(guò)8000MIPS?！?

    性能、價(jià)格、功耗永遠(yuǎn)是DSP追求的目標(biāo)。在這個(gè)目標(biāo)的驅(qū)動(dòng)下，每隔十年DSP的性能、規(guī)模、工藝、價(jià)格等就會(huì)發(fā)生一個(gè)躍遷。如表1所示，DSP的演進(jìn)同樣遵循著摩爾定律，伴隨著集成度的不斷提高，是性能的提升、價(jià)格的下降。

    針對(duì)DSP功耗的變動(dòng)趨勢(shì)，存在一個(gè)Gene定律。從圖1可見(jiàn)，1982年每MIPS的功耗為250mW，到1992下降為12.5mW，而到2000年僅為0.1mW，2004年到0.01mW，而預(yù)計(jì)2010年將挑戰(zhàn)0.001mW。Gene定律認(rèn)為，DSP功耗性能比每隔5年將降低10倍。

圖1：Gene定律及DSP功耗性能比變化

    未來(lái)趨勢(shì)：DSP走向多核與SoC[!--empirenews.page--]

    DSP的發(fā)展是非常幸運(yùn)的，幾乎以2倍于半導(dǎo)體工業(yè)的增長(zhǎng)速度在成長(zhǎng)。根據(jù)行業(yè)分析機(jī)構(gòu)Farward Concepts的預(yù)計(jì)，在未來(lái)5年時(shí)間里，DSP市場(chǎng)將以12％的年復(fù)合增長(zhǎng)率增長(zhǎng)，該公司總裁Will Strauss認(rèn)為：“DSP技術(shù)在未來(lái)幾年的發(fā)展將遠(yuǎn)遠(yuǎn)大于其在問(wèn)世后25年之內(nèi)的發(fā)展，并將使人類(lèi)世界變得前所未有的安全、智能化和聯(lián)網(wǎng)化。”

    在多核故事不斷上演的今天，DSP同樣也在向多核轉(zhuǎn)變，特別是面向高速、高密度數(shù)據(jù)處理應(yīng)用。在TI最近公布的無(wú)線基礎(chǔ)設(shè)施的多核DSP中，已經(jīng)有一款6核方案，在未來(lái)25年可能一個(gè)DSP芯片將集成百個(gè)處理器。

    TI公司高級(jí)副總裁Mike Hames在TI剛剛舉辦的開(kāi)發(fā)商大會(huì)勾勒出一系列多核應(yīng)用新的機(jī)遇，“人的衣服可以給人發(fā)出健康警報(bào)，自動(dòng)交通工具可以彼此通信提醒是否會(huì)延期出發(fā)，安全系統(tǒng)可以識(shí)別朋友和敵人并采取相應(yīng)對(duì)策，而便攜式媒體設(shè)備則可以讓用戶遠(yuǎn)程訪問(wèn)到屬于自己的任何電子設(shè)備和數(shù)據(jù)?！?

    然而對(duì)于那些不屬于高密度的應(yīng)用，鄭小龍認(rèn)為，“將來(lái)的發(fā)展方向是SoC，而不是多核?！边_(dá)芬奇平臺(tái)就是一個(gè)SoC的典型例子，它采用了DSP(C64x)和ARM(ARM9)雙核架構(gòu)，以及視頻前端、視頻加速器和很強(qiáng)繼承性的軟件，專(zhuān)門(mén)針對(duì)數(shù)字視頻應(yīng)用而設(shè)計(jì)。

    方進(jìn)先生認(rèn)為，在第三個(gè)階段（賦能時(shí)期），SoC集成系統(tǒng)將在系統(tǒng)處理器(如ARM)的控制下，同時(shí)使用可編程DSP和可配置DSP加速器，這些新的SoC將成為許多創(chuàng)新性產(chǎn)品的開(kāi)發(fā)平臺(tái)。 可編程SoC (配合適當(dāng)?shù)目膳渲?是未來(lái)DSP的生存之道。他說(shuō)，“這聽(tīng)起來(lái)像一種限制，但事實(shí)上將帶來(lái)無(wú)限的創(chuàng)新機(jī)會(huì)，例如娛樂(lè)、安全和醫(yī)療等將是DSP未來(lái)三個(gè)應(yīng)用領(lǐng)域。”

    DSP不懼競(jìng)爭(zhēng)？當(dāng)DSP遭遇FPGA、ASIC

    但DSP廠商未來(lái)的日子也并不輕松，隨著FPGA與ASIC向DSP應(yīng)用領(lǐng)域的滲透逐漸擴(kuò)展和加速，競(jìng)爭(zhēng)在日益加劇。

    Altera和賽靈思這兩大FPGA冤家，一方面在65nm擂臺(tái)上不斷施展才藝，頗有“道高一尺魔高一丈”的拼勁，比肩共進(jìn)；同時(shí)，也不斷將FPGA觸角伸向更為廣泛的領(lǐng)域，性能和資源的優(yōu)勢(shì)自不必說(shuō)，他們還致力于通過(guò)降低功耗和成本等手段，在消費(fèi)類(lèi)、嵌入式等領(lǐng)域使FPGA與DSP之間的差別越來(lái)越小。

    例如，幾天前Altera剛剛發(fā)布了65nm低功耗(LP)工藝的Cyclone III FPGA，在可編程邏輯發(fā)展歷史中，它比其他低成本FPGA產(chǎn)品能夠支持實(shí)現(xiàn)更多應(yīng)用。其片上資源包括5K至120K邏輯單元(LE)，288個(gè)數(shù)字信號(hào)處理乘法器，存儲(chǔ)器達(dá)到4Mbits。Cyclone III在性能上的提升在于兩個(gè)方面，一是每邏輯單元成本降低20％，二是比同類(lèi)FPGA競(jìng)爭(zhēng)產(chǎn)品的功耗低75％！

    據(jù)Altera負(fù)責(zé)廣播、汽車(chē)電子及消費(fèi)電子業(yè)務(wù)的副總裁Tim Colleran稱(chēng)，250多家參加了早期試用計(jì)劃的客戶已經(jīng)在大量應(yīng)用中采用Cyclone III FPGA進(jìn)行設(shè)計(jì)，比如艾默生的高性能嵌入式電機(jī)控制項(xiàng)目、Let It Wave的下一代船舶導(dǎo)航產(chǎn)品的視頻處理和顯示驅(qū)動(dòng)等。

    賽靈思則在其FPGA中引入DSP模塊——XtremeDSP技術(shù)，提供針對(duì)航天和軍用產(chǎn)品、數(shù)字通信、多媒體、視頻和成像行業(yè)的高性能定制 DSP 解決方案，目前推出的DSP產(chǎn)品包括新小型化 SDR 開(kāi)發(fā)平臺(tái)、常見(jiàn)數(shù)字無(wú)線電系統(tǒng)（CDRSX）開(kāi)發(fā)平臺(tái)，以及用于BDTI公司的基礎(chǔ)研究中，探索FPGA如何滿足DSP應(yīng)用需求、何時(shí)使用FPGA/DSP或是二者的結(jié)合。

    BDTI一項(xiàng)最新研究結(jié)果顯示，在多個(gè)DSP高端應(yīng)用中FPGA將扮演越來(lái)越重要的角色，例如高端通信基礎(chǔ)設(shè)施等需要大量并行運(yùn)算且對(duì)性能要求很高的應(yīng)用，F(xiàn)PGA的性能優(yōu)勢(shì)要超過(guò)獨(dú)立DSP；甚至，傳統(tǒng)上總是與高成本相聯(lián)系的FPGA在某些設(shè)計(jì)應(yīng)用中比DSP方案還便宜。BDTI也同時(shí)指出，F(xiàn)PGA不會(huì)在一夜之間徹底顛覆現(xiàn)有格局，在高端通信應(yīng)用中，將是FPGA與ASSP、ASIC、DSP、通用處理器這些已有系統(tǒng)共存。

    除了FPGA巨頭，一些初創(chuàng)公司也正在進(jìn)入DSP的應(yīng)用領(lǐng)域，以更低成本的解決方案沖擊DSP的視頻應(yīng)用。例如從事多媒體處理器研發(fā)的北京的希圖（C2 Microsystems），專(zhuān)門(mén)針對(duì)音視頻、圖象應(yīng)用開(kāi)放優(yōu)化的可編程解決方案，宣稱(chēng)其對(duì)手只有達(dá)芬奇平臺(tái)。而另外一家，成立于2005年的北京維柯視（W&W）則是致力于H.264的ASIC研發(fā)，提供視頻壓縮編解碼技術(shù)和配套產(chǎn)品解決方案。

    從鄭小龍的談話中，感到DSP似乎不懼怕這些競(jìng)爭(zhēng)，低功耗、軟件可編程性是DSP獨(dú)特的優(yōu)勢(shì)，SoC的發(fā)展也將為DSP贏得更多優(yōu)勢(shì)。

    FPGA有它不盡如任意的方面。許多DSP設(shè)計(jì)者可能并不熟悉面向DSP的FPGA，鄭小龍稱(chēng)，“使用DSP有很好的繼承性，包括軟件、操作系統(tǒng)、多媒體框架等都有很強(qiáng)的繼承性，有豐富的第三方支持，而通過(guò)FPGA硬件進(jìn)行編程則需要復(fù)雜的軟件，這就涉及到建立一個(gè)生態(tài)系統(tǒng)的問(wèn)題?！?

    ASIC低成本也伴隨著靈活性不夠。對(duì)于一些新興標(biāo)準(zhǔn)，需要有一個(gè)完善的過(guò)程，如果要實(shí)現(xiàn)多制式、各種各樣的應(yīng)用，ASIC也將受到各種限制。鄭小龍表示，AISC更多是在搶占成熟的或低端市場(chǎng)，比如MP3等，高端產(chǎn)品還是由DSP實(shí)現(xiàn)。DSP的未來(lái)一定是提供高附加值，就是給廠家做特色產(chǎn)品、創(chuàng)新產(chǎn)品提供一個(gè)平臺(tái)，例如DMA、可視電話、會(huì)議電話等，多功能、多制式需要靈活的軟件支持。

    在DSP目前優(yōu)勢(shì)的基礎(chǔ)上，降低成本也是未來(lái)DSP或SoC平臺(tái)的努力目標(biāo)。最早是ADI將Blackfin平臺(tái)做到10美元以下，后來(lái)10美元也成為TI的一個(gè)目標(biāo)，目前，達(dá)芬奇平臺(tái)已經(jīng)有低于10美元的解決方案。鄭小龍表示，今后達(dá)芬奇還將針對(duì)具體類(lèi)別的應(yīng)用推出性能、成本優(yōu)化的解決方案。

    另外一個(gè)重要方面是功耗。以低功耗著稱(chēng)的DSP對(duì)降低功耗的追求是無(wú)止境的，方進(jìn)稱(chēng)：“我們需要我們改變對(duì)低功耗的思考模式?！彼岢隽藘煞N不同的低功耗定義：一個(gè)是在不犧牲性能的前提下把功耗減至最小，稱(chēng)之為“低功耗”；另一個(gè)稱(chēng)為“超低功耗”，則是指犧牲部分性能，務(wù)求盡最大限度把功耗減至最小級(jí)別。