設(shè)計(jì)復(fù)雜度提升 PCB設(shè)計(jì)師最關(guān)注成本問題
[導(dǎo)讀]隨著印刷電路板(PCB)變得越來越快速與復(fù)雜，設(shè)計(jì)者們正開始因?yàn)橛嵦?hào)完整性、熱和電磁干擾(EMI)等問題而大傷腦筋。但從‘EE Times 2006年EDA使用者調(diào)查’的結(jié)果來看，針對(duì)PCB部份的響應(yīng)者均表示滿足成本預(yù)算是他們最關(guān)
隨著印刷電路板(PCB)變得越來越快速與復(fù)雜，設(shè)計(jì)者們正開始因?yàn)橛嵦?hào)完整性、熱和電磁干擾(EMI)等問題而大傷腦筋。但從‘EE Times 2006年EDA使用者調(diào)查’的結(jié)果來看，針對(duì)PCB部份的響應(yīng)者均表示滿足成本預(yù)算是他們最關(guān)注的重點(diǎn)。
該問卷調(diào)查顯示，更復(fù)雜的電路板正逐漸取代簡(jiǎn)單的雙層和四層板，至少在北美和亞洲都是如此。52%的北美響應(yīng)者、39的歐洲響應(yīng)者和56%的亞洲響應(yīng)者都表示正從事5層或更多層的電路板設(shè)計(jì)。北美有1/4的設(shè)計(jì)者在設(shè)計(jì)中使用了9層或更多層的電路板。頻率速度已經(jīng)很高而且還在提高中。在這方面，北美的PCB設(shè)計(jì)者較為超前，平均頻率速度目前為837MHz，預(yù)計(jì)將在兩年內(nèi)提高到1.43GHz。
本次印刷電路板調(diào)查問卷共有622位工程師響應(yīng)，其中北美占379位、歐洲128位、亞洲98位?！禘E Times》對(duì)其他部份的研究還包括芯片設(shè)計(jì)和FPGA設(shè)計(jì)。一般而言，目前的電子系統(tǒng)級(jí)設(shè)計(jì)大約包含三個(gè)PCB、兩個(gè)FPGA和兩個(gè)ASIC或ASSP。
有一半以上的北美和亞洲PCB設(shè)計(jì)者表示他們的公司外包了一部份的PCB設(shè)計(jì)，但大多數(shù)的外包工作都仍在各自的地理區(qū)內(nèi)。對(duì)于EDA工具而言，電路板設(shè)計(jì)者通常對(duì)工具的準(zhǔn)確性最為滿意，但最不滿意其價(jià)格和授權(quán)方式。
成本關(guān)切高居首位
在所有的三個(gè)地理區(qū)域中，最為關(guān)切的問題便是滿足成本預(yù)算。55%的北美工程師稱此問題‘非常嚴(yán)重’，其次則是訊號(hào)完整性問題(54%)。那么，隨著電路板變得更加復(fù)雜，什么問題將變得更加嚴(yán)重呢？北美工程師則指向組件邊緣變化率(component edge rate)和IC封裝寄生。相較于2005年的調(diào)查，今年的調(diào)查結(jié)果顯示工程師們對(duì)于訊號(hào)完整性、熱/EMI和IC封裝寄生的擔(dān)憂程度大為提高。
歐洲工程師過去似乎對(duì)于訊號(hào)完整性日益惡化最為關(guān)切，但現(xiàn)在只有34%的歐洲設(shè)計(jì)者認(rèn)為它‘非常嚴(yán)重’。亞洲工程師則說組件邊緣變化率和IC封裝寄生正慢慢地惡化。
亞洲工程師對(duì)于滿足成本預(yù)算的關(guān)切也隨著時(shí)間演變而減少，這或許是因?yàn)樗麄兊腅DA工具預(yù)算比其它地理區(qū)域成長(zhǎng)得更快。一半的亞洲工程師指出，他們?cè)?006年的EDA工具預(yù)算比北美的31%和歐洲的29%更為提高。
解決成本問題的一種方式是委外，53%的北美工程師、47%的歐洲工程師和52%的亞洲工程師指出，他們的公司已經(jīng)將部份的電路板設(shè)計(jì)工作外包出去。在北美，布局和熱/EMI分析是最常外包出去的工作。
與本次的IC調(diào)查工作一樣，大多數(shù)的PCB委外工作并不在海外進(jìn)行。高達(dá)91%的北美工程師表示他們的公司都在北美當(dāng)?shù)赝獍O(shè)計(jì)工作，而有18%的人則表示將工作外包到中國大陸/臺(tái)灣，以及14%外包到印度(該項(xiàng)目為復(fù)選，因而總數(shù)超過100%)。同樣地，歐洲公司常常將工作外包到歐洲，亞洲公司也多將工作外包到到亞洲。
當(dāng)然，圖表擷取與布局等完善的工具是目前最常用的。但分析工具也正強(qiáng)勁登場(chǎng)。27%的北美工程師目前正使用熱分析工具，另外29%預(yù)計(jì)在兩年內(nèi)使用。19%使用EMI兼容性工具，另外29%預(yù)計(jì)在兩年內(nèi)使用。40%使用訊號(hào)完整性分析工具，另外24%也預(yù)計(jì)在兩年內(nèi)使用。
EMI分析工具在歐洲正迅速成長(zhǎng)，目前有20%的工程師在使用，另外43%預(yù)計(jì)在兩年內(nèi)使用。而亞洲目前則有29%的工程師使用EMI分析工具，另外44%預(yù)計(jì)兩年內(nèi)使用。
本次印刷電路板調(diào)查問卷共有622位工程師響應(yīng)，其中北美占379位、歐洲128位、亞洲98位?！禘E Times》對(duì)其他部份的研究還包括芯片設(shè)計(jì)和FPGA設(shè)計(jì)。一般而言，目前的電子系統(tǒng)級(jí)設(shè)計(jì)大約包含三個(gè)PCB、兩個(gè)FPGA和兩個(gè)ASIC或ASSP。
有一半以上的北美和亞洲PCB設(shè)計(jì)者表示他們的公司外包了一部份的PCB設(shè)計(jì)，但大多數(shù)的外包工作都仍在各自的地理區(qū)內(nèi)。對(duì)于EDA工具而言，電路板設(shè)計(jì)者通常對(duì)工具的準(zhǔn)確性最為滿意，但最不滿意其價(jià)格和授權(quán)方式。
成本關(guān)切高居首位
在所有的三個(gè)地理區(qū)域中，最為關(guān)切的問題便是滿足成本預(yù)算。55%的北美工程師稱此問題‘非常嚴(yán)重’，其次則是訊號(hào)完整性問題(54%)。那么，隨著電路板變得更加復(fù)雜，什么問題將變得更加嚴(yán)重呢？北美工程師則指向組件邊緣變化率(component edge rate)和IC封裝寄生。相較于2005年的調(diào)查，今年的調(diào)查結(jié)果顯示工程師們對(duì)于訊號(hào)完整性、熱/EMI和IC封裝寄生的擔(dān)憂程度大為提高。
歐洲工程師過去似乎對(duì)于訊號(hào)完整性日益惡化最為關(guān)切，但現(xiàn)在只有34%的歐洲設(shè)計(jì)者認(rèn)為它‘非常嚴(yán)重’。亞洲工程師則說組件邊緣變化率和IC封裝寄生正慢慢地惡化。
亞洲工程師對(duì)于滿足成本預(yù)算的關(guān)切也隨著時(shí)間演變而減少，這或許是因?yàn)樗麄兊腅DA工具預(yù)算比其它地理區(qū)域成長(zhǎng)得更快。一半的亞洲工程師指出，他們?cè)?006年的EDA工具預(yù)算比北美的31%和歐洲的29%更為提高。
解決成本問題的一種方式是委外，53%的北美工程師、47%的歐洲工程師和52%的亞洲工程師指出，他們的公司已經(jīng)將部份的電路板設(shè)計(jì)工作外包出去。在北美，布局和熱/EMI分析是最常外包出去的工作。
與本次的IC調(diào)查工作一樣，大多數(shù)的PCB委外工作并不在海外進(jìn)行。高達(dá)91%的北美工程師表示他們的公司都在北美當(dāng)?shù)赝獍O(shè)計(jì)工作，而有18%的人則表示將工作外包到中國大陸/臺(tái)灣，以及14%外包到印度(該項(xiàng)目為復(fù)選，因而總數(shù)超過100%)。同樣地，歐洲公司常常將工作外包到歐洲，亞洲公司也多將工作外包到到亞洲。
當(dāng)然，圖表擷取與布局等完善的工具是目前最常用的。但分析工具也正強(qiáng)勁登場(chǎng)。27%的北美工程師目前正使用熱分析工具，另外29%預(yù)計(jì)在兩年內(nèi)使用。19%使用EMI兼容性工具，另外29%預(yù)計(jì)在兩年內(nèi)使用。40%使用訊號(hào)完整性分析工具，另外24%也預(yù)計(jì)在兩年內(nèi)使用。
EMI分析工具在歐洲正迅速成長(zhǎng)，目前有20%的工程師在使用，另外43%預(yù)計(jì)在兩年內(nèi)使用。而亞洲目前則有29%的工程師使用EMI分析工具，另外44%預(yù)計(jì)兩年內(nèi)使用。
下載文檔
