去年10月， Altera公司在北京宣布了該公司的45nm FPGA的生產(chǎn)計(jì)劃。今年5月20日，Altera公司在北京發(fā)布了采用最新工藝制程的FPGA和HardCopy ASIC，并非45nm，而是TSMC今年3月才發(fā)布的40nm工藝。

面對(duì)大家的疑問(wèn)，Altera公司資深市場(chǎng)副總裁Plofsky先生解釋到，去年年底之所以不能公布即將推出的是40nm器件，主要是基于該工藝的保密協(xié)議，但Altera公司將把新的工藝作為競(jìng)爭(zhēng)優(yōu)勢(shì)這一點(diǎn)是非常明確的。其實(shí)，從2006年Altera公司就已經(jīng)和TSMC開(kāi)始一同開(kāi)發(fā)40nm器件了。新器件采用了193nm浸沒(méi)式光刻、極低K材料和應(yīng)變硅等前沿技術(shù)，此外，專利的冗余技術(shù)使得其良率能與65nm工藝相當(dāng)。

在PLD行業(yè)，以前往往都是Xilinx首先采用新的工藝，這次卻是Altera走在了前面。對(duì)于這個(gè)有趣的變化，Plofsky先生表示，Altera這次之所以決定嘗試40nm，主要因?yàn)榕cTSMC延續(xù)了15年的合作關(guān)系讓他們相信采用新40nm工藝的風(fēng)險(xiǎn)是可控的，此外新器件的邏輯架構(gòu)并沒(méi)有改變。

從65nm開(kāi)始，漏電流的問(wèn)題就成為了半導(dǎo)體器件采用更高工藝的夢(mèng)魘。為了解決這個(gè)問(wèn)題，新工藝采用了應(yīng)變硅技術(shù)來(lái)平衡性能和功耗。Stratix IV系列采用了專利的可編程功耗技術(shù)。這一低功耗技術(shù)優(yōu)化邏輯、DSP和存儲(chǔ)器模塊，在設(shè)計(jì)中需要的地方提高性能，而盡可能降低其他地方的功耗。此外，硬核IP也有效的降低了器件的功耗。

采用40nm工藝的Stratix IV系列有680K邏輯單元 (LE)，比Altera的Stratix III 系列高2倍；HardCopy IV ASIC系列在密度上和 Stratix IV 器件等價(jià)，具有1330萬(wàn)邏輯門(mén)。這些器件滿足了眾多市場(chǎng)對(duì)各種高端應(yīng)用的需求，例如，無(wú)線和有線通信、軍事、廣播和ASIC原型開(kāi)發(fā)等。Altera 將于2008年第四季度提供Stratix IV器件系列第一個(gè)型號(hào)的工程樣片。HardCopy IV ASIC將于2009年第三季度開(kāi)始接受客戶投片。Altera公司的網(wǎng)頁(yè)（http://www.altera.com.cn/b/40-nm-devices.html?WT.mc_id=40_ie_al_cn_ht_1_211）提供了更多40nm器件的信息。