設(shè)計自動化大會(Design Automation Conference：DAC)已經(jīng)舉辦到了第三天，前兩天的議題主要圍繞EDA自動化設(shè)計軟件，F(xiàn)infet發(fā)明人胡志明教授談Intel的Finfet技術(shù)，以及IBM談14nm制程技術(shù)等等，不過前兩天的會議內(nèi)容并沒有什么特別新鮮的內(nèi)容。第三天的主要討論熱點則轉(zhuǎn)移到了3DIC技術(shù)方面。

許多人都認(rèn)為3D IC技術(shù)將是半導(dǎo)體技術(shù)界的又一次重大突破，但是從與會者的觀點看來，3DIC技術(shù)要想付諸實用還有許多問題需要克服，以至于這次會上討論的主持人甚至將討論的議題命名為：“3D：魔鬼(Devil)，細(xì)節(jié)(Detail)與爭論(Debate)”。

高通：業(yè)務(wù)模式問題

討論過程中，高通公司的MattNowak認(rèn)為，3DIC產(chǎn)品的業(yè)務(wù)模式是最需要關(guān)注的。這種產(chǎn)品的供應(yīng)鏈組成異常復(fù)雜，而最終的成品價格則非常昂貴。這樣，在產(chǎn)品的供應(yīng)鏈上，哪個環(huán)節(jié)的供應(yīng)商應(yīng)負(fù)責(zé)庫存儲備，哪個環(huán)節(jié)的供應(yīng)商應(yīng)該為芯片產(chǎn)品的可靠性負(fù)責(zé)?便成了需要解答的問題。故需要盡快設(shè)立一套3DIC業(yè)務(wù)的標(biāo)準(zhǔn)模式，令處在產(chǎn)品供應(yīng)鏈各個環(huán)節(jié)上的供應(yīng)商明確其職責(zé)。

Sematech：晶圓厚度，應(yīng)力工程，散熱帶來的技術(shù)問題

Sematech組織的RajJammy則關(guān)心的是其它方面。他認(rèn)為，由于3D芯片所用的晶圓厚度極薄，因此晶圓很容易在處置過程中受損，這是業(yè)內(nèi)目前仍需解決的一個問題。另外，3D芯片的散熱問題也是需要解決的。假如兩個堆疊在一起的芯片其熱點恰好位于同一部位，那么最終的成品性能便會受到很大的影響。為了避免出現(xiàn)此類問題，就需要確定由誰來負(fù)責(zé)通盤考率堆疊陣列中上下層芯片的熱點位置布置。

第三，3D芯片中的內(nèi)應(yīng)力匹配問題也是需要注意的，因為目前3D芯片所使用的穿硅互連(TSV)技術(shù)會造成較大的芯片內(nèi)應(yīng)力，而堆疊的各塊芯片本身也使用了應(yīng)力技術(shù)來增強其性能，增強的幅度可達40%，但是各塊芯片的應(yīng)力作用方向則各有不同，如此一來，當(dāng)各塊芯片堆疊在一起的時候，如何統(tǒng)籌協(xié)調(diào)這些應(yīng)力，保證堆疊陣列中各塊芯片的應(yīng)力不會發(fā)生相互抵觸的現(xiàn)象便成了一個需要解決的問題。

意法半導(dǎo)體：3DIC技術(shù)已經(jīng)不存在技術(shù)壁壘

相反，意法半導(dǎo)體公司的IndavongVongsarady則認(rèn)為3DIC技術(shù)的實現(xiàn)并不像外界想象的那么困難--至少在攝像頭模組制造領(lǐng)域是這樣，其理由是意法半導(dǎo)體公司在其攝像頭模組產(chǎn)品中應(yīng)用這種技術(shù)已經(jīng)有多個年頭了。

意法半導(dǎo)體公司應(yīng)用TSV技術(shù)的圖像傳感器實物一角

意法半導(dǎo)體公司應(yīng)用TSV技術(shù)的圖像傳感器TSV結(jié)構(gòu)縱剖圖

日月光：IBM/Intel已煉成大法

日月光公司的BillChen也和意法半導(dǎo)體公司持有相同的觀點，他認(rèn)為單就攝像頭模組所應(yīng)用的3DIC技術(shù)而言，已經(jīng)不存在什么技術(shù)壁壘問題了。

同時他還相信IBM公司會很快將這種技術(shù)投入到服務(wù)器產(chǎn)品的制造中去。當(dāng)然，在服務(wù)器應(yīng)用時，由于3D芯片的熱功量較大，因此實現(xiàn)起來難度較大，不過他認(rèn)為IBM方面已經(jīng)掌握了解決這個問題的有關(guān)技術(shù)，并很快會采取實際行動。另外，他還認(rèn)為Intel也已經(jīng)掌握了有關(guān)的技術(shù)，“他們已經(jīng)可以隨時造出可用的3D芯片產(chǎn)品”，只不過還沒有找到最能發(fā)揮3D芯片技術(shù)的產(chǎn)品應(yīng)用而已。他認(rèn)為Intel很有可能采取將內(nèi)存芯片與處理器堆疊在一起的組合來推出自己的3D芯片產(chǎn)品。

Mentor:芯片測試技術(shù)有待改進

Mentor公司的JunuszRajski則將關(guān)注的焦點設(shè)定在了芯片的測試技術(shù)上。3D芯片的集成電路數(shù)量要比傳統(tǒng)的2D芯片多出不少，但是兩者在輸入/輸出接口方面的數(shù)量則基本持平。這樣一來測試芯片時便很難探查3D芯片內(nèi)部的詳細(xì)狀況，需要對傳統(tǒng)的芯片測試技術(shù)進行改良。假設(shè)我們將3塊芯片堆疊在一起，那么如果每塊芯片在測試時的失察率是10%，最后三塊芯片封裝之后的失察率總和便會達到30%以上，何況3D芯片的測試項目還要比常規(guī)2D芯片多出不少。舉例而言，在芯片被堆疊在一起之前，如何對TSV結(jié)構(gòu)進行必要的測試便是一個暫時無解的難題。