自上世紀80年代中期FPGA作為1,500 ASIC等效門器件首次進入市場以來，F(xiàn)PGA已經(jīng)取得了長足的發(fā)展。二十年后，隨著賽靈思新款7系列的推出，F(xiàn)PGA準備實踐其曾經(jīng)的承諾，即在某天完全取代ASIC，成為電子行業(yè)的主流邏輯IC。隨著7系列FPGA的推出，通過更低的傳統(tǒng)上由ASIC和ASSP占據(jù)主要地位的中低批量應(yīng)用市場的總擁有成本，同時為大批量應(yīng)用市場提供等同的總擁有成本，賽靈思進而從PLD生產(chǎn)商搖身一變成為了一流的邏輯IC供應(yīng)商。另外，這種總擁有成本上的優(yōu)勢與傳統(tǒng)上FPGA能夠加速產(chǎn)品面市和降低風(fēng)險的優(yōu)勢實現(xiàn)了充分結(jié)合。總體而言，所有這些因素意味著FPGA正在作為大多數(shù)應(yīng)用事實上的邏輯IC而興起。

在發(fā)布的7系列中，賽靈思將推出前所未有的200萬邏輯單元FPGA，其容量是目前最強大的Virtex®-6器件的2.5倍。按照咨詢對象、設(shè)計方法和針對應(yīng)用的不同，最強勁的7系列FPGA可以提供介于1,500萬到4,000萬等效ASIC門之間的所有功能。因此，在過去10年里，賽靈思在同等價格的情況下將FPGA的容量提升到了其10年前所推出產(chǎn)品的30倍以上。

不過大幅度提升容量只是7系列整個故事的開端而已。這些大容量FPGA的運行速度比上一帶的Virtex-6更快，但功耗卻只是后者的一半。

賽靈思首席執(zhí)行官Moshe Gavrielov表示：“ASIC既沒有消逝，也不會全部退出市場。不過它們僅適用于批量極大的應(yīng)用。在設(shè)計過程中，我們曾經(jīng)對為什么要用FPGA心懷疑慮，現(xiàn)在我們則會問為什么不用FPGA呢？”

新推出的7系列是第一款完全由Gavrielov負責(zé)開發(fā)出來的賽靈思FPGA系列。在2007年加入賽靈思之前，Gavrielov曾擔(dān)任設(shè)計工具提供商Verisity的首席執(zhí)行官。在此之前，他曾經(jīng)在ASIC公司LSI Logic從事過多年的管理工作。Gavrielov讓賽靈思走上了快速發(fā)展的道路，而驅(qū)動這種發(fā)展的主要推動因素就是業(yè)界領(lǐng)先的FPGA產(chǎn)品線——7系列的重點所在，以及目標設(shè)計平臺戰(zhàn)略。

為了實現(xiàn)這種增長，7系列進行了多項重大改進，包括重點突出節(jié)能和大容量、更好總體系統(tǒng)性能的一體化可擴展新型架構(gòu)

從統(tǒng)一架構(gòu)出發(fā)

直到最近推出7系列前，賽靈思的FPGA產(chǎn)品線主要包括高性能的Virtex系列和大批量的Spartan®系列。在賽靈思于上世紀90年代晚期推出這兩個產(chǎn)品線的時候，Virtex和Spartan器件使用的是大相徑庭的架構(gòu)。從用戶的角度來看，這兩個系列之間存在著顯著的差別，每種器件對應(yīng)的IP和使用時的設(shè)計體驗也是如此。如果想把終端產(chǎn)品的設(shè)計從Spartan設(shè)計擴展到Virtex設(shè)計，架構(gòu)、IP和引腳數(shù)量的差異就會非常明顯。反之亦然。

但在采用7系列的統(tǒng)一架構(gòu)后，上述差異將不復(fù)存在。從7系列開始，賽靈思不再使用Spartan品牌推出新器件，而是推出了能全面覆蓋從低成本到高性能的三大系列構(gòu)成的完整FPGA產(chǎn)品線。該產(chǎn)品線均采用了類似的Virtex FPGA架構(gòu)（見圖2）。

Virtex仍然是7系列高端FPGA的名稱。新款Virtex-7系列能夠提供多達200萬邏輯單元的驚人容量，性能則在以前幾代產(chǎn)品的系統(tǒng)性能的基礎(chǔ)上提升兩倍以上。

作為低成本市場上Spartan-6 FPGA的平穩(wěn)過渡，新款A(yù)rtixTM-7系列將面向低成本、低功耗應(yīng)用在價格、功耗和小尺寸方面引領(lǐng)整個行業(yè)。

個系列中的最后一個系列完美地填補了高端的Virtex-7和低端的Artix-7之間的空白。KintexTM-7具有優(yōu)異的性價比優(yōu)勢，是賽靈思用于替代主流ASIC和ASSP的平臺。

賽靈思可編程平臺開發(fā)高級副總裁Victor Peng預(yù)計，像Kintex-7這樣的中堅產(chǎn)品便于賽靈思提供綜合而完整的產(chǎn)品系列，從而適用于更多的應(yīng)用。

Peng表示：“以前，為了填補中端市場，賽靈思需要同時開發(fā)一款Spartan的高性能、大容量版本和一款Virtex的低成本、小容量和低性能版本。但是Spartan和Virtex在架構(gòu)、IP和引腳數(shù)量方面存在顯著差異。現(xiàn)在，Artix、Kintex和Virtex系列均采用統(tǒng)一的7系列架構(gòu)，客戶能夠更加方便地在系列間移植設(shè)計，讓其IP投資發(fā)揮出更大的成效。”

因為可擴展式處理平臺（EPP）和7系列器件均使用相同的Virtex邏輯架構(gòu)結(jié)構(gòu)，客戶還可以把7系列上的設(shè)計塊移植到即將發(fā)布的EPP邏輯部分。此外，該通用邏輯架構(gòu)還支持ARM AXI4（高級可擴展接口）協(xié)議。這意味著賽靈思的內(nèi)部IP開發(fā)人員和數(shù)以百計的IP合作伙伴可以更加方便地就賽靈思FPGA選用并實施兼容于AXI的IP。如果許多客戶已經(jīng)構(gòu)建了兼容于AXI的IP，這樣就能更加便于把設(shè)計從ASIC或者ASSP移植到7系列FPGA。

Peng指出，除了能夠給客戶和IP合作伙伴帶來重大優(yōu)勢，該統(tǒng)一架構(gòu)還能讓賽靈思今后的開發(fā)工作更加重點突出、分工明確。Peng表示：“這意味著我們的企業(yè)可以一次性完成相關(guān)工作。”

28nmHPL：功耗、容量和性能的完美組合

隨著新款7系列的推出，賽靈思通過與臺灣晶圓廠TSMC合作，引入了最新優(yōu)化的高k金屬門（HKMG）高性能、低功耗（HPL）工藝，完成了制造策略的調(diào)整，使之進一步與現(xiàn)代IC設(shè)計的實際情況相結(jié)合。

過去，F(xiàn)PGA廠商都是在晶圓廠推出最新的半導(dǎo)體工藝之后，立即在其性能最高的變種上實施設(shè)計。不過，從90nm工藝開始，漏電就成為一個嚴重的問題。而且該問題針對65nm和40nm更為嚴重。在28nm工藝節(jié)點上，如果不加以處理，漏電電流將占器件功耗的50%以上。除了在器件沒有工作的時候還耗用電力，運行時的漏電電流還會產(chǎn)生額外的熱量，而這種熱量會進而加重漏電。特別是對連續(xù)使用的高性能應(yīng)用而言，這種惡性循環(huán)會縮短器件的壽命，導(dǎo)致災(zāi)難性的IC故障。這會嚴重影響在給定應(yīng)用中使用FPGA的可行性以及系統(tǒng)的可靠性。

在限制28nm的高性能工藝的漏電問題上，晶圓廠已經(jīng)取得了重大進展。賽靈思與其新的晶圓廠合作伙伴TSMC合作，針對7系列對該廠的新款HKMG HPL工藝進行了優(yōu)化，重點是在縮小幾何尺寸的同時提高容量和系統(tǒng)性能，同時降低功耗。

Peng表示，通過用HPL工藝取代HP工藝，賽靈思可以將功耗降低50%，而性能方面的降幅只有3%。通過融合HPL工藝與在7系列中實現(xiàn)的綜合性強化節(jié)能措施，與上一代密度相同的產(chǎn)品相比，可以讓總體能耗下降50%。

Peng表示，50%的能耗下降可以帶給設(shè)計小組兩個選擇：“在7系列中以此前一半的功耗實現(xiàn)類似規(guī)模的Virtex-6或者Spartan-6設(shè)計，或者在[新]設(shè)計中以相同的功耗實現(xiàn)雙倍的邏輯功能。采用HPL工藝后，我們可以為客戶提供更加具有可用性的性能和更多的邏輯門，以便在設(shè)計中實施更多的功能。”

賽靈思首席執(zhí)行官Gavrielov指出，通過選擇更高容量但更低功耗的28nm工藝產(chǎn)品，賽靈思跟上了微處理器行業(yè)的步伐，進而引領(lǐng)FPGA行業(yè)的發(fā)展。大約10年以前，MPU制造商就認識到采用更新的工藝來提升時鐘頻率會造成嚴重的漏電問題，從而導(dǎo)致耐熱性差的器件損壞。

Gavrielov表示：“我們從半導(dǎo)體行業(yè)的處理器側(cè)了解到，鑒于目前的工藝情況，更高的集成度和效率是實現(xiàn)性能的最佳途徑，而非僅僅提高器件的運行速度。采用當前的工藝，如果只是單純地提高運行速度，會消耗更多的功率，并帶來散熱問題——從而惡化功耗水平和性能。我們需要高度關(guān)注最終用戶應(yīng)用，確保我們在滿足系統(tǒng)的低功耗要求和系統(tǒng)需求之間尋得合理的平衡。我們認為，隨著深受客戶青睞的7系列FPA的推出，我們將交付出色的價值方案。”

Peng指出，如果賽靈思采用HP工藝實現(xiàn)增量時鐘加速，與功耗的大幅度增加相比，性能的增加將顯得微不足道，從而迫使用戶在設(shè)計中把許多精力放在功耗和散熱問題上。他們可能需要在最終的系統(tǒng)中采用復(fù)雜的散熱裝置，甚至于風(fēng)扇或者水冷系統(tǒng)以及相關(guān)的供電線路，從而造成額外的系統(tǒng)成本。

Gavrielov表示，HPL只是賽靈思用于降低7系列功耗的十多種技術(shù)之一。例如，賽靈思把配置邏輯電壓從2.5v降低到1.8v，同時使用HVT、RVT和LVT晶體管來優(yōu)化DSP、Block RAM、SelectIOTM及其他硬件塊，實現(xiàn)在優(yōu)化性能和占位面積的同時降低靜態(tài)功耗。因此，每個DSP片消耗的電力是等效邏輯實施方案的1/12。通過優(yōu)化FPGA線路中的高度集成硬件塊的比率，賽靈思能夠在保持靈活性的同時，實現(xiàn)最高的性能和最低的功耗。

客戶還可以使用ISE®Design Suite 12中引入的智能時鐘門特性，讓7系列的動態(tài)功耗進一步下降20%。最終，通過使用賽靈思的第四代部分再配置技術(shù)來有效地“關(guān)閉”設(shè)計中未使用的部分，用戶可以大幅度地降低功耗。

通過將容量翻番，并在功耗下降50%的情況下大幅提升系統(tǒng)性能，Virtex-7系列把業(yè)界最成功的FPGA架構(gòu)推到了一個新的高度。

結(jié)果呢？通過采用HPL工藝，加上其他降低功耗的措施，同時以統(tǒng)一架構(gòu)推出新器件，賽靈思現(xiàn)在能夠推出全面的FPGA產(chǎn)品線，從大批量低功耗產(chǎn)品線到具有業(yè)界迄今最大容量和最高性能的產(chǎn)品線，應(yīng)有盡有。

Virtex-7、Kintex-7和Artix-7系列

賽靈思營銷高級總監(jiān)Patrick Dorsey表示，7系列的三個新系列將幫助賽靈思贏得更大的ASIC和ASSP市場份額，深入地打入從低功耗醫(yī)療設(shè)備到最高性能的有線和無線網(wǎng)絡(luò)設(shè)備更為廣闊的垂直市場。

Dorsey表示，作為入門級產(chǎn)品，“新Artix-7系列具有最低的絕對功耗和成本，并采用小尺寸封裝”，密度為20,000到355,000邏輯單元。該器件的價格比Spartan-6 FPGA低35%，速度快30%，功耗低50%。從Spartan-6FPGA轉(zhuǎn)移到Artix-7器件，設(shè)計人員可以實現(xiàn)將靜態(tài)功耗降低85%并將動態(tài)功耗降低35%。

GTP串行收發(fā)器支持的線速高達3.75Gbits/秒。其他的主要特性還包括用于與陳舊組件連接的3.3V I/O和為實現(xiàn)最低成本而采用的線鍵合封裝。對于小尺寸外形，可采用芯片尺寸封裝。為便于低成本PCB制造，可選用1.0毫米球間距的封裝。

Dorsey表示，新系列的基礎(chǔ)是Virtex架構(gòu)，它包含了許多僅Virtex系列擁有，而未在Spartan產(chǎn)品線中提供的先進特性。例如，Artix-7內(nèi)含增強型系統(tǒng)監(jiān)測模擬功能（即現(xiàn)在所稱的XADC模擬功能），以便用戶監(jiān)測系統(tǒng)中的功能、溫度、觸摸傳感器、動作控制和其他現(xiàn)實世界中的模擬工作。集成的XADC技術(shù)可以實現(xiàn)全新一類混合信號應(yīng)用。

另外，有了這些優(yōu)化的規(guī)格以后，Artix-7FPGA能夠更好地滿足超聲波設(shè)備等應(yīng)用的低功耗要求。這些器件還能夠滿足高端商用數(shù)字像機的鏡頭控制模塊以及12V供電驅(qū)動的新一代汽車信息娛樂系統(tǒng)對小尺寸、低功耗的要求。Artix-7器件能夠滿足軍用航電和通信應(yīng)用最為嚴格的SWAP-C（尺寸、重量、功耗和成本）要求。

Kintex-7 FPGA系列

Dorsey表示，借助新的中端系列Kintex-7，賽靈思現(xiàn)在能夠為市場提供性價比最高的FPGA產(chǎn)品。Dorsey認為：“有了Kintex-7系列，我們的器件的價格和功耗將是Virtex-6 FPGA的一半，但性能和功能等同。”

他表示，Kintex-7器件特別受要求成本效益的信號處理應(yīng)用的歡迎。這是因為該器件系列提供了豐富的DSP片（從120個到1,540個），高達5,663kbit的分布式RAM和28,630kbit的內(nèi)部塊靜態(tài)RAM，以及4個到16個10.3-Gbps GTX串行收發(fā)器。Dorsey表示，對需要低成本替代產(chǎn)品的Virtex用戶和傳統(tǒng)上使用Spartan FPGA、但需要擴展提升系統(tǒng)性能水平的客戶而言，Kintex-7具有同等的吸引力。實際上，由于具有3萬到40萬個門的邏輯密度，Kintex-7器件的性能比Artix-7 FPGA高40%，性能與Virtex-6相當，而且比Spartan-6快得多。

Dorsey表示Kintex-7器件是實施長期演進（LTE）無線射頻和基帶子系統(tǒng)的理想選擇。配合賽靈思近期發(fā)布的第四代部分再配置技術(shù)，7系列的用戶可以進一步降低功耗和成本，實現(xiàn)毫微微基站、微型基站和一般基站的廣泛部署。這些器件的串行連接性能、存儲性能和邏輯性能非常適合于大規(guī)模有線通信，比如把高速網(wǎng)絡(luò)帶到小區(qū)和每家每戶的10G無源光網(wǎng)絡(luò)（PON）光線路終端（OLT）線卡。

此外，Kintex-7 FPGA還適用于消費電子市場上的高清3D平板顯示器、用于新一代廣播視頻點播系統(tǒng)的互聯(lián)網(wǎng)視頻協(xié)議橋、軍用航電需要的高性能圖像處理系統(tǒng)和支持多達128個高分辨率信道的超聲設(shè)備。

Virtex-7 FPGA系列

對高端Virtex-7 FPGA而言，它把業(yè)界最成功的FPGA架構(gòu)帶到了新的高度。與上一代的Virtex-6 FPGA相比，在容量翻番的同時，實現(xiàn)了30%的系統(tǒng)性能提升和50%的功耗下降。

Dorsey表示Virtex-7非常適用于要求最高性能、最大容量和最大帶寬的通信系統(tǒng)。在推出Virtex-7T和Virtex-7XT變體后，該FPGA產(chǎn)品線在嵌入式串行收發(fā)器、DSP片、存儲塊和高速I/O的數(shù)量和性能方面，把FPGA技術(shù)推到了一個新的高度，堪稱一款設(shè)立業(yè)界基準的超高端器件。

Virtex-7器件有多達1,200個SelectIOTM引腳，提供多達36個GTX 10.3Gbps串行收發(fā)器、多達200萬邏輯單元的超高端邏輯容量和業(yè)界最大的并行I/O帶寬。該I/O配置能夠?qū)崿F(xiàn)市場上已有的最大數(shù)量72位DDR3存儲并行組，支持2,133Mbps。

同時，新Virtex-7XT器件還在單個FPGA中提供了最大的串行帶寬，可提供多達72個以13.1Gbps運行的GTH收發(fā)器或者80個GTH和GTX收發(fā)器（24個運行在13.1Gbps，56個運行在10.3Gbps）。此外，該器件具有更高的DSP與邏輯比，可以實現(xiàn)更大的吞吐能力，在600MHz時有多達3,960個DSP片，提供4.7TMAC。另外，7XTFPGA具有最高達65Mbit的更高片上BRAM與邏輯比，可用于低延遲數(shù)據(jù)緩存。Dorsey表示，賽靈思將最終在該系列中增加帶有28Gbps收發(fā)器的器件。具體發(fā)布細節(jié)待定。

Dorsey表示，新款Virtex-7 FPGA針對的目標是高性能無線、有線和廣播基礎(chǔ)設(shè)施子系統(tǒng)。Virtex-7 FPGA的兆兆級MACC信號處理功能能夠?qū)崿F(xiàn)先進的雷達和高性能計算系統(tǒng)。產(chǎn)品開發(fā)人員現(xiàn)在可以用單片F(xiàn)PGA實現(xiàn)的100GE線路卡取代ASIC和多集合ASSP解決方案，以達到增加帶寬的目的，并同時降低功耗和成本。其他應(yīng)用包括用于一體化多路轉(zhuǎn)換器/轉(zhuǎn)調(diào)器應(yīng)用的100Gbit光傳輸網(wǎng)絡(luò)（OTN）多路轉(zhuǎn)調(diào)器、300GInterlaken橋和400G光網(wǎng)絡(luò)卡。

此外，這些超高端器件還能夠提供構(gòu)建下一代測試測量設(shè)備所需的邏輯密度、性能和I/O帶寬。對于適用ASIC的系統(tǒng)，Virtex-7 FPGA的設(shè)計人員可以在原型構(gòu)建和仿真階段使用更少的器件，從而達到降低互聯(lián)/設(shè)計復(fù)雜性以及成本的目的。

EasyPath—進一步降成本的選擇

Dorsey表示公司的EasyPathTM計劃能夠延伸賽靈思7系列FPGA的價值，為數(shù)量在10萬單位的中高批量應(yīng)用提供最低的總擁有成本。該總擁有成本只要求客戶承擔(dān)開發(fā)成本和單位成本。此外，他們還能充分享受FPGA所提供的因產(chǎn)品面市時間縮短和風(fēng)險降低而帶來的優(yōu)勢。這將進一步提升賽靈思作為戰(zhàn)略性邏輯IC供應(yīng)商的地位。

EasyPath將賽靈思的FPGA制造工藝與客戶的設(shè)計相結(jié)合，實現(xiàn)了成本的縮減。這樣可以在相同的半導(dǎo)體器件上實現(xiàn)相同的特性，而且確保只在給定的設(shè)計中進行工作。Dorsey表示EasyPath-7從設(shè)計凍結(jié)到完成只需要6個星期，成本可降低35%，并且沒有最低批量要求，也不需要客戶方面進行工程工作——所有成本只是30萬美元的一次性工程成本。

Dorsey表示：“現(xiàn)在您盡可放心。一旦您設(shè)計FPGA，您可以選擇Kintex-7或者Artix-7來實現(xiàn)更低的成本。如果需要進一步降低成本來支持更大的批量，就可以采用EasyPath-7。另外，如果您已經(jīng)完成了FPGA設(shè)計，并且想選擇EasyPath。由于客戶不需要進一步的工程資源，采購部門可以負責(zé)其他工作。”

新一代目標設(shè)計平臺

隨著新系列的發(fā)布，賽靈思正在推出第二代目標設(shè)計平臺。目標設(shè)計平臺是賽靈思2009年隨Virtex-6和Spartan-6 FPGA推出的應(yīng)用專用設(shè)計助手。賽靈思的目標設(shè)計平臺戰(zhàn)略讓系統(tǒng)設(shè)計人員能夠使用更簡單、更智能化的設(shè)計方法，通過集成FPGA器件、設(shè)計工具、IP、開發(fā)套件和目標參考設(shè)計這五大關(guān)鍵元素，創(chuàng)建基于FPGA的解決方案。

支持全新FPGA系列的早期ISE Design Suite軟件已經(jīng)交付少量早期用戶和合作伙伴。第一批器件將于2011年第一季度交付。