據(jù)報(bào)道，目前最先進(jìn)的技術(shù)應(yīng)該是使用硅通孔的3D芯片堆疊，幾乎主要的半導(dǎo)體公司都在研究這種技術(shù)。

去年舉行的國(guó)際固態(tài)電路會(huì)議上，三星公開宣布了其2.5D技術(shù)，據(jù)稱這種2.5D技術(shù)非常適合位于在系統(tǒng)級(jí)芯片上進(jìn)行帶硅通孔和微凸塊的堆疊式DRAM裸片。三星準(zhǔn)備把這種技術(shù)用在1Gbit移動(dòng)DRAM產(chǎn)品上，并計(jì)劃在2013年使移動(dòng)DRAM容量提高到4Gbit。

賽靈思公司推出了一種2.5D封裝工藝的多FPGA解決方案，這種工藝可在硅中介層上互連4個(gè)并排且?guī)⑼箟K的Virtex-7FPGA。目前，臺(tái)積電也正在生產(chǎn)這種硅中介層，使用硅通孔技術(shù)重新分配FPGA的互連，臺(tái)積電已承諾將在2013年向其代工客戶提供這種轉(zhuǎn)換技術(shù)。

還有多家公司目前都在進(jìn)行3DIC生產(chǎn)技術(shù)的研發(fā)。TezzaronSemiconductor公司為其鎢硅通孔工藝提供3DIC設(shè)計(jì)服務(wù)已經(jīng)有多年。Tezzaron的FaStack工藝可以從薄至12微米晶圓上的異質(zhì)裸片制造3D芯片。這種工藝具有針對(duì)堆疊式DRAM的寬I/O特性，其亞微米互連密度高達(dá)每平方毫米100萬(wàn)個(gè)硅通孔。

3D技術(shù)可以給芯片設(shè)計(jì)帶來(lái)許多新的想法。設(shè)計(jì)師必須采用不同的思維方式，以創(chuàng)新的方式組合CPU、內(nèi)存和I/O功能，這是每樣?xùn)|西只能在郵票大小的面積上并排放置不能做到的。

據(jù)有關(guān)資料，生產(chǎn)3DIC的技術(shù)并不是很新的技術(shù)，堆疊芯片想法本身可以追溯到1958年頒發(fā)給晶體管先驅(qū)WilliamShockley公司的早期專利。從那以后，業(yè)界已經(jīng)使用了許多堆疊式裸片配置方案。比如，將MEMS傳感器堆疊在ASIC之上，或?qū)⑿〉?strong>DRAM堆疊在處理器內(nèi)核上等。

去年獲得EETimes年度ACE創(chuàng)新大獎(jiǎng)的ZviOr-Bach則認(rèn)為3DIC設(shè)計(jì)師需要從硅通孔技術(shù)過(guò)渡到超高密度的單片3D技術(shù)。BeSangInc聲稱正在制造無(wú)硅通孔的單片3D內(nèi)存芯片原型，并有望于2012年首次亮相。

據(jù)報(bào)道，目前有許多半導(dǎo)體協(xié)會(huì)都在研究制定3D技術(shù)標(biāo)準(zhǔn)。國(guó)際半導(dǎo)體設(shè)備與材料組織(SEMI)有4個(gè)小組專攻3DIC標(biāo)準(zhǔn)。其三維堆疊式集成電路標(biāo)準(zhǔn)委員會(huì)包括SEMI成員Globalfoundries、惠普、IBM、Intel三星和UnitedMicroelectronicsCorp.(UMC)以及Amkor、ASE、歐洲的校際微電子中心(IMEC)、亞洲工業(yè)技術(shù)研究院(ITRI)、奧林巴斯、高通、Semilab、東京電子和賽靈思公司等。