現(xiàn)在FPGA的一個發(fā)展趨勢是把CPU、MCU集成進(jìn)來，這些變化對測試企業(yè)也是一種潛在的挑戰(zhàn)。

現(xiàn)在FPGA的一個發(fā)展趨勢是把CPU、MCU集成進(jìn)來，甚至在FPGA內(nèi)部實(shí)現(xiàn)片上系統(tǒng)都是可能的，這對FPGA的門數(shù)、時鐘速率，功耗都提出了很高的要求。同時，這些變化對測試企業(yè)也是一種潛在的挑戰(zhàn)。

從不同層面考量解決方案

按照現(xiàn)在FPGA的發(fā)展?fàn)顩r，單純靠軟件的方法，是無法做好產(chǎn)品檢測的,要把軟件與硬件結(jié)合起來。

一是大容量?，F(xiàn)在百萬門級FPGA的應(yīng)用已經(jīng)很多了。對設(shè)計工程人員來說，門數(shù)的增多必然會對設(shè)計提出更高的要求。比如在FPGA不同模塊進(jìn)行拼接合成的過程中，必然會遇到模塊與模塊之間的接口問題，而傳統(tǒng)的仿真、測試僅限于模塊內(nèi)部或模塊自身，涉及模塊與模塊之間的協(xié)同問題，往往是實(shí)時信號，無法用靜態(tài)的仿真工具體現(xiàn)出來，這時就需要外部測試儀器的介入。

二是高速率。現(xiàn)在FPGA內(nèi)部信號速率變化得很快，頻率可以達(dá)到300MHz、500MHz，甚至更高，局部可能會有上1000MHz的時鐘速率。另外FPGA接口速率也有很大提高，比如現(xiàn)在通信行業(yè)經(jīng)常用到FPGA做橋片、數(shù)據(jù)發(fā)送器或接收器，最高速率已達(dá)到28GHz，以往經(jīng)常使用IC，而現(xiàn)在為了實(shí)現(xiàn)更加靈活的協(xié)議操作度，往往使用FPGA來實(shí)現(xiàn)。在時鐘速率較低的情況下，不需要進(jìn)行過多的測量驗(yàn)證，誤碼率也可以達(dá)到相關(guān)要求，可是當(dāng)速率提高到28GHz時，如果沒有一個更好的測量手段，將很難對系統(tǒng)做出客觀正確的判斷。

解決方案需要從不同層面進(jìn)行考量。第一個層面需要對承載FPGA的PCB板進(jìn)行測量，比如它的走線、設(shè)計、過孔等，在測試中可以通過阻抗、差損等專用的信號外展性測試方案，對PCB的質(zhì)量進(jìn)行評估。這可使測試者了解這個PCB板可以跑多快的速率。第二個層面是對信號本身的質(zhì)量進(jìn)行考察?，F(xiàn)在FPGA的高速接口都可以對信號的擺幅、預(yù)加重等參數(shù)進(jìn)行調(diào)節(jié)，在接收端對均衡、時鐘恢復(fù)等參數(shù)進(jìn)行調(diào)節(jié)。但這些參數(shù)究竟調(diào)速到什么程度是最優(yōu)的呢?這就需要在板級對信號進(jìn)行采集，然后進(jìn)行分析，提供一種類似仿真的功能。它可以在測量系統(tǒng)中，把FPGA的內(nèi)部設(shè)置直觀地反映到信號中去，不需要實(shí)際調(diào)節(jié)FPGA的參數(shù)，而是在測量系統(tǒng)中反映出來。第三個層面涉及誤碼的測量?？蛻麸@然更關(guān)心接收端的容限能力，即能接受多差的信號，而不出現(xiàn)誤碼。

當(dāng)然，對FPGA的測試大部分是通過軟件實(shí)現(xiàn)的。首先是成本比較低，不需要外購設(shè)備和儀器。其次是可以把大部分的設(shè)計缺陷找出來。但是軟件方式，無論是靜態(tài)仿真，還是動態(tài)仿真，都存在部分測試需求無法滿足的情況。比如實(shí)時性問題，因?yàn)镕PGA總是作為運(yùn)算系統(tǒng)的一個子模塊來運(yùn)行的。FPGA配合板內(nèi)其他模塊時的工作狀態(tài)，用仿真工具是沒法直接測量的，比如是否要設(shè)置一些容限，是否進(jìn)行一些時鐘的約束性保護(hù)等，都需要用到外部的測量設(shè)備。另外，在測試的精度方面，F(xiàn)PGA的內(nèi)部軟件測試只能做邏輯信號的狀態(tài)采集，無法看到定時信息。而FPGA中定時的測試數(shù)據(jù)又是非常重要的。這些測量也只能通過外部硬件設(shè)備來完成?？傊?，按照現(xiàn)在FPGA的發(fā)展?fàn)顩r，單純靠軟件的方法，是無法做好產(chǎn)品檢測的。但也不能完全摒棄軟件方法，要把軟件與硬件結(jié)合起來，用軟件方法可以發(fā)現(xiàn)產(chǎn)品中80%的問題，剩下20%的問題只能用外部的儀器來測量。但是，這20%的問題往往需要花費(fèi)80%的時間和精力去處理。

組合應(yīng)用測試工具

泰克很早就預(yù)計到數(shù)字電路的發(fā)展是一個不可阻擋的趨勢，數(shù)字電路的趨勢是高速化、串行化。

至于測試工具的選擇，無外乎是示波器與邏輯分析儀等。邏輯分析儀是數(shù)字化的采集設(shè)備，專門用于檢測數(shù)字邏輯。它通道數(shù)多，本身狀態(tài)時鐘速率可以達(dá)到2G～3GHz，可以與局部時鐘、系統(tǒng)時鐘匹配起來，可以以時鐘的節(jié)拍，對信號進(jìn)行鎖存，從而看到FPGA內(nèi)部的工作狀態(tài)。在泰克的示波器家族中MSO(混合信號示波器)，即帶有邏輯通道的示波器，是非常重要的一類，它還可以看到模擬信號。

對不同規(guī)模的FPGA進(jìn)行調(diào)試會用到不同的設(shè)備：如果對大容量FPGA進(jìn)行檢測，邏輯分析儀更適合一些，它的通道數(shù)更多，狀態(tài)速率更匹配于大容量FPGA;如果是對一些小型FPGA進(jìn)行檢測，MSO更加適合，它除了可以測量邏輯信號之外，還可以測量模擬信號。另外，在泰克的解決方案中，還有一套邏輯分析儀與示波器匹配使用的方案，可以讓用戶既看到邏輯信號又看到模擬信號，即從兩種不同角度對一個信號進(jìn)行觀測。

泰克很早就預(yù)計到數(shù)字電路的發(fā)展是一個不可阻擋的趨勢，數(shù)字電路的趨勢是高速化、串行化。泰克在FPGA調(diào)試的重要工具發(fā)展方面有著長期的積累。2011年泰克公司又收購了Veridae公司，以擴(kuò)展大規(guī)模ASIC/FPGA設(shè)計仿真產(chǎn)品線，提供了Clarus、Certus、Corus系列產(chǎn)品，針對SoC、ASIC設(shè)計、原形驗(yàn)證以及系統(tǒng)設(shè)計提供片上儀器測試方案。如Certus調(diào)試套件就是一種靈活的、經(jīng)過驗(yàn)證的解決方案，可以用于所有高端Xilinx或Altera FPGAs及各種現(xiàn)有的FPGA原型電路板上，而不管特定ASIC設(shè)計采用什么I/O或FPGA拓?fù)洹?/p>