在FPGA內(nèi)嵌的CPU中，不管是以前的軟核、還是硬核都是FPGA必然的發(fā)展趨勢。不過，有好的硬件平臺并不表示產(chǎn)品就是好產(chǎn)品，硬件平臺必須要有軟件的支持，比如軟件開發(fā)環(huán)境，這樣才能使設(shè)計工程師在最短時間內(nèi)設(shè)計出成功的方案。同時，還不能讓整個產(chǎn)品的上市周期受到延遲，不管是第三方還是軟件都需要努力。

目前，對整個嵌入式開發(fā)人員來講，面臨的挑戰(zhàn)很多，比如器件遠遠跟不上應(yīng)用的挑戰(zhàn)。所以對設(shè)計人員來講，如何提高系統(tǒng)的性能是關(guān)鍵。

今年10月份，Altera將推出兩個系列的帶硬核的FPGA。根據(jù)客戶運用層次的不同，包括運用場景的不同，可以選擇不同邏輯規(guī)模。帶ARM9硬核的FPGA來完成系統(tǒng)設(shè)計，可以運用到能源和工業(yè)方面等方面。

有了硬件平臺，必然還要有軟件的支持。有了軟件的支持和硬件平臺的一些新特性，加上我們建議的一些好的設(shè)計方法，可以把用戶的平臺作為一個虛擬的開發(fā)。

此外，一個成功的產(chǎn)品不僅僅要有硬件，還要有一個好的硬件流程，包括軟件的支持。Altera本身有傳統(tǒng)的FPGA設(shè)計理念，當用到傳統(tǒng)FPGA設(shè)計時，還要依賴于ARM的一個開發(fā)環(huán)境，要有一個工具類似于硬件加速。對設(shè)計人員來說，主要包括硬件和軟件設(shè)計流程。為了能夠盡快地上市，一般軟件設(shè)計周期會長于硬件設(shè)計周期，在硬件周期還沒有開始的時候，希望先進行軟件設(shè)計。可在開發(fā)時通過一種PC機的軟仿真方式設(shè)計，隨后當想完成硬件級的硬件設(shè)置時，可以用我們的硬件仿真工具。同時，還可以把FPGA作為本身的協(xié)助處理器來完成。硬核跟ARM核結(jié)合在一起，可將幾個禮拜的設(shè)計時間縮短至兩三個小時。

28納米SoC FPGA的創(chuàng)新包括：28納米工藝、ARM9的硬核、自身的開發(fā)環(huán)境。不管是硬件創(chuàng)新還是軟件創(chuàng)新，都會幫助客戶降低成本、提升性能、降低功耗。