新思科技公司（Synopsys, Inc.）日前宣布：其DesignWare DDR接口IP產(chǎn)品組合已經(jīng)實現(xiàn)擴充，以使其包括了對基于新興的DDR4標準的下一代SDRAM。通過在一個單內(nèi)核中就實現(xiàn)對DDR4、DDR3以及LPDDR2/3的支持，DesignWare DDR解決方案使設計師能夠在相同的系統(tǒng)級芯片（SoC）中，實現(xiàn)與高性能或者低功耗SDRAM的連接，它已經(jīng)成為諸如用于智能手機和平板電腦的應用處理器等等許多SoC的一項關鍵需求。

“Synopsys對DDR4內(nèi)存的支持，對構建一個強大的DDR4生態(tài)系統(tǒng)是一項重大貢獻，”美光科技公司DRAM市場營銷副總裁Robert Feurle說道。“DDR4為業(yè)界帶來了實實在在的功耗與性能優(yōu)勢，而美光正在雄心勃勃地推進DDR4的導入。通過實現(xiàn)其規(guī)劃的具備向后兼容性的DesignWare DDR接口IP，Synopsys將使芯片開發(fā)者能夠架起從今天基于DDR3的SoC過渡到即將來臨的DDR4設計的橋梁。”

Synopsys的DesignWare DDR4 IP解決方案由DDR4 multiPHY和Enhanced Universal DDR Memory Controller (uMCTL2)組成，它們通過一種通用的DFI 3.1接口連接。新的DDR4 IP支持所有為將來JEDEC標準而規(guī)劃的關鍵DDR4功能；同時與前一版本相比，其在原始帶寬方面有13%的增加，實現(xiàn)了高達50%的總體延遲降低，且具備新的低功耗功能；而該項低功耗功能可實現(xiàn)智能系統(tǒng)監(jiān)測和控制，以根據(jù)系統(tǒng)的流量模式?jīng)Q定對IP的各單元進行關斷。Synopsys特有的、基于CAM的DDR控制器中的實時時序調(diào)度功能可以優(yōu)化來自多個主源的數(shù)據(jù)讀寫流量，以實現(xiàn)性能最大化而延遲最小化。

“盡管DDR4的起初目標市場是網(wǎng)絡設備、服務器和計算平臺，而從事數(shù)字電視、機頂盒以及多功能打印機、智能手機和平板電腦應用的設計工程師，隨著價格降低和性能改善也將采用DDR4 DRAM，”瀾起科技公司執(zhí)行副總裁兼JEDEC存儲器分部主席Desi Rhoden說道。“Synopsys在實際標準還沒有發(fā)布之前就充分利用其加入了JEDEC的優(yōu)勢來開發(fā)可兼容DDR4的產(chǎn)品，正是成為JEDEC會員的關鍵收益。”

“Synopsys的完整DDR接口IP產(chǎn)品組合包括對LPDDR、LPDDR2、LPDDR3、DDR、DDR2和DDR3的支持，”Synopsys 負責IP與系統(tǒng)市場營銷的副總裁John Koeter說道。“通過這次發(fā)布，我們正拓展自己的產(chǎn)品組合以囊括對DDR4的支持，同時保持了對現(xiàn)有各種JEDEC標準SDRAM的向后兼容性。隨著新的DDR標準的演進，設計師都在尋找可靠的解決方案。Synopsys成功地贏得了超過320個DDR IP設計的輝煌記錄表明，我們提供了一條通往流片成功的低風險途徑。”