那么28納米制程的FPGA到底好在哪里呢?FPGA走入28納米制程之后，不僅功能與整合度能超越傳統(tǒng)FPGA。最重要的是，產(chǎn)品性價(jià)比也進(jìn)一步逼近ASSP與ASIC。這意義在于，過去FPGA在系統(tǒng)中的定位，主要是協(xié)助ASIC、ASSP等核心處理器來處理數(shù)據(jù)、提供I/O擴(kuò)充等功能，其定位是"配角";但走入28納米制程之后，F(xiàn)PGA可突破以往功耗過高的問題，成為高性能、低功耗以及小尺寸的代名詞。

再加上 FPGA廠商不斷提升IP及開發(fā)工具的支持能力，使FPGA在系統(tǒng)中的角色越來越重要;近年來更直接從“配角”升級(jí)為"主角"。例如最近常聽到的SoC FPGA就是一個(gè)例子。FPGA就是一個(gè)完整的系統(tǒng)，這也讓FPGA將取代ASIC與ASSP成為一個(gè)熱門話題，并持續(xù)在市場上發(fā)酵。

事實(shí)上，由于電路結(jié)構(gòu)較為單純，F(xiàn)PGA一直都是率先采用先進(jìn)制程的半導(dǎo)體元件，這也是FPGA一直能有制程技術(shù)突破的主因。而采用更新的制程技術(shù)，也讓 FPGA的功能不斷強(qiáng)化。回顧FPGA從1990年代取代膠合邏輯(Glue Logic)元件——2000年代試圖取代ASIC、DSP等元件——到現(xiàn)在2010年代，正式跨入28納米世代，其高度整合性讓FPGA一舉跨越既有的微處理器市場，將觸角伸入到高效能運(yùn)算、儲(chǔ)存、汽車、工業(yè)控制等更廣泛的應(yīng)用領(lǐng)域。

FPGA將替代ASIC?持久戰(zhàn)!

依據(jù)市調(diào)公司的研究數(shù)據(jù)來看，ASIC的確受到FPGA的沈重壓力。Gartner分析，受全球金融風(fēng)暴影響，2009年起FPGA取代ASIC的趨勢更為明顯，兩者采用比重已經(jīng)達(dá)到30：1。由于成本因素，許多公司紛紛延后甚至取消ASIC的設(shè)計(jì)方案。

由于FPGA提供了成本優(yōu)勢，加上制程與功能上的不斷精進(jìn)，讓開發(fā)者更樂于采用FPGA。傳統(tǒng)的FPGA優(yōu)勢不外乎可編程、快速上市與低開發(fā)成本，這對(duì)于沒有高量產(chǎn)需求且產(chǎn)品規(guī)格特殊的應(yīng)用市場而言，相當(dāng)受歡迎。采用FPGA，讓工程師免去開發(fā)ASIC的高成本，同時(shí)能獲得ASSP所缺少的差異化，這使得軍事、工業(yè)和網(wǎng)通等產(chǎn)業(yè)，成為FPGA的主力市場。

過去FPGA因耗電與成本過高，難以打入功耗敏感與成本敏感兩大敏感市場，無法大量生產(chǎn)。但隨著制程不斷升級(jí)，加上各大廠商推出低價(jià)化和超低功耗產(chǎn)品后，讓FPGA擺脫瓶頸，直闖高量產(chǎn)市場。

只不過，這意味著ASIC被宣判死刑。但是，難道這就意味著FPGA從此可以躺著賺了嗎?倒也未必。盡管FPGA在功耗方面有所進(jìn)步，但比起ASIC仍嫌不足，特別是在動(dòng)態(tài)與靜態(tài)電源管理及漏電等問題上。此外，在高量產(chǎn)市場，短期內(nèi)FPGA仍舊難敵ASIC既有的成本優(yōu)勢。

專家就曾表示，ASIC的開發(fā)成本并不如外界所想的高，加上晶圓技術(shù)不斷進(jìn)步，目前芯片設(shè)計(jì)成本已越來越低。此外，系統(tǒng)的開發(fā)也不單只是成本考量，性能優(yōu)化、使用體驗(yàn)與商業(yè)模式等，也都是關(guān)鍵。ASIC雖后有FPGA追趕，但成長動(dòng)能并沒有消失。

因此，從28納米開始的FPGA趨勢，應(yīng)該說，28納米FPGA把晶體管密度增加，更提升了電耗控制與設(shè)計(jì)彈性。此對(duì)ASIC和ASSP的威脅將更大，然而說會(huì)從此取代ASIC仍言之過早，畢竟28納米FPGA是否真能對(duì)市場產(chǎn)生決定性影響，還有待時(shí)間觀察。而這段時(shí)間，ASIC也將持續(xù)精進(jìn)。因此這場戰(zhàn)爭并非結(jié)束，其實(shí)反倒可以期待一場新局面的開始。

3D堆疊打造異質(zhì)系統(tǒng)

3D IC技術(shù)在市場上醞釀已久，卻遲遲停留在只聞樓梯響，不見人下來的階段。然而，3D堆疊架構(gòu)對(duì)于芯片間的異質(zhì)性整合，其實(shí)扮演著十分重要的角色，特別是極力打造SoC芯片的半導(dǎo)體設(shè)計(jì)商們。而3D堆疊的芯片整合方式，將在FPGA上率先實(shí)現(xiàn)。

目前FPGA廠商Xilinx在其高階元件上，已經(jīng)開始采用3D堆疊架構(gòu)。這也是全球首款異質(zhì)的3D FPGA芯片，主要技術(shù)基礎(chǔ)是透過SSI(堆疊芯片互聯(lián))，將 FPGA與收發(fā)器進(jìn)行整合，這同時(shí)也是一種創(chuàng)新。Xilinx未來更多的FPGA產(chǎn)品，包括最新的ZYNQ平臺(tái)，都會(huì)采用3D堆疊的方式來設(shè)計(jì)。

Xilinx指出，盡管一般人認(rèn)為3D堆疊的方式會(huì)增加封裝方面的成本，然而就合格率的角度來看，同樣面積的芯片上，有相同數(shù)量的邏輯門，若采用單一塊芯片，對(duì)比切割成更小的區(qū)塊，透過立體堆疊方式制作的3D芯片，則采用3D堆疊的方式，將會(huì)有更高的合格率。

主要原因在于，芯片上邏輯門的數(shù)量越多，芯片的合格率相對(duì)將會(huì)較難提高。以同樣面積的芯片來看，若將芯片切割成更小單位芯片，每單位的邏輯門數(shù)目相對(duì)減少，更可以提高每個(gè)單位芯片的合格率。將這些合格率更高的芯片，透過3D堆疊的方式整合在一起，堆疊后邏輯門的數(shù)量是一樣的，也就是運(yùn)算效能相同。而由于每單位芯片邏輯門數(shù)目更少，生產(chǎn)過程合格率高，無形中將會(huì)大大降低成本。

此外，Altera亞太區(qū)工業(yè)市場開發(fā)經(jīng)理江允貴也認(rèn)為，采用3D堆疊，還有更多好處。透過平面的線路傳輸訊號(hào)，會(huì)花費(fèi)更久的時(shí)間。如果采用垂直方式來傳遞訊號(hào)，速度將會(huì)更快。3D堆疊主要是讓單位芯片面積更小化，再采用堆疊方式來提高邏輯門密度。透過垂直的金屬互聯(lián)層傳遞訊號(hào)，等于面對(duì)面這樣的迅速，這樣FPGA的處理效能將會(huì)大大的提升。3D堆疊將非常適合低密度、多 I/O、小包裝FPGA的系統(tǒng)設(shè)計(jì)。

3D堆疊，無疑將成為FPGA未來征服市場的又一大利器。特別是未來FPGA將朝向SoC方向發(fā)展，透過3D立體堆疊，讓FPGA的整合之路將更為順暢。

FPGA從以前的“配角”到“主角”得益于28nm新進(jìn)程的應(yīng)用、3D堆疊以及SoC系統(tǒng)化等發(fā)展方向的確定。FPGA想要制霸市場、對(duì)市場產(chǎn)生任何決定性的作用，就一定得拽緊這三大“法寶”，從而繼續(xù)“抗戰(zhàn)”ASIC。同時(shí)FPGA廠商固然不會(huì)固步自封，就像之前FPGA市場中的28nm爭霸戰(zhàn)一樣，說不定以后還會(huì)出現(xiàn)更高層次的對(duì)壘。未來的戰(zhàn)場只會(huì)愈發(fā)精彩。在今后的戰(zhàn)場中，不然還會(huì)迸發(fā)出更為精妙絕倫的新技術(shù)、新產(chǎn)品和創(chuàng)新性思維!敬請(qǐng)期待!