21ic訊 益華電腦(Cadence Design Systems)宣布，晶圓代工業(yè)者格羅方德半導(dǎo)體(GLOBALFOUNDRIES)與該公司合作，為20nm與14nm制程提供樣式分析資料。GLOBALFOUNDRIES運(yùn)用Cadence樣式分類(lèi)(Pattern Classification)與樣式比對(duì)(Pattern Matching)解決方案，因?yàn)樗麄兡軌蚴箍芍圃煨栽O(shè)計(jì)(DFM)加速達(dá)4倍，而這正是提升客戶(hù)晶片良率與生產(chǎn)力的關(guān)鍵所在。

「我們整合了Cadence分類(lèi)技術(shù)，依據(jù)包括不精確樣式(inexact pattern)等樣式類(lèi)似性，按照樣式種類(lèi)來(lái)分類(lèi)良率負(fù)面因子，使稱(chēng)為DRC+的樣式比對(duì)式微影signoff流程效率臻于極致?！笹LOBALFOUNDRIES DFM部門(mén)的Fellow兼資深協(xié)理Luigi Capodieci表示：「創(chuàng)新DRC+ signoff流程運(yùn)用在好幾項(xiàng)32與28奈米量產(chǎn)IC設(shè)計(jì)上一直都很成功，我們甚至還運(yùn)用到當(dāng)今最先進(jìn)的制程幾何(geometries)中?！?/p>

Cadence樣式分類(lèi)技術(shù)讓GLOBALFOUNDRIES能夠分類(lèi)成千上萬(wàn)良率負(fù)面因子、制程熱點(diǎn)與晶片故障，納入方便實(shí)用的樣式庫(kù)中。Cadence樣式搜尋與比對(duì)分析(Pattern Search and Matching Analysis)嵌入在Cadence Litho Physical Analyzer、實(shí)體驗(yàn)證系統(tǒng)(Physical Verification System)與一致化的 Virtuoso 客制/類(lèi)比以及 Encounter 數(shù)位設(shè)計(jì)實(shí)現(xiàn)系統(tǒng)(Digital Implementation System)解決方案中，能為 GLOBALFOUNDRIES 客戶(hù)提供彈性，駕馭Encounter與Virtuoso中的設(shè)計(jì)中signoff樣式比對(duì)與自動(dòng)修正功能，使全晶片signoff流程的整合達(dá)到100%，而且已經(jīng)成功地運(yùn)用在先進(jìn)制程量產(chǎn)晶片上了。

對(duì)于運(yùn)用Cadence設(shè)計(jì)工具的GLOBALFOUNDRIES客戶(hù)而言，通過(guò)晶片驗(yàn)證的DFM流程不僅方便好用，更與Cadence的客制、數(shù)位與全晶片signoff流程密切整合。將樣式比對(duì)式DRC+整合到Virtuoso Layout Suite中，實(shí)現(xiàn)了威力強(qiáng)大的自動(dòng)建構(gòu)校正(correct-by-construction)方法，也實(shí)現(xiàn)了先進(jìn)的不良樣式規(guī)避與自動(dòng)修正功能。Encounter數(shù)位設(shè)計(jì)實(shí)現(xiàn)系統(tǒng)(Digital Implementation System)始終如一地正確且快速地找出并修正所有DRC+違反，不會(huì)導(dǎo)致額外的DRC或DRC+違反，而且在好幾項(xiàng)28奈米設(shè)計(jì)中的運(yùn)用也一直都很成功。

「DFM在晶片開(kāi)發(fā)與制造之間扮演越來(lái)越重要的連結(jié)角色，而且在晶片良率與可預(yù)測(cè)性方面擔(dān)負(fù)重要的角色?！笴adence晶片實(shí)現(xiàn)事業(yè)群資深副總裁徐季平表示：「Cadence樣式分類(lèi)技術(shù)幫助GLOBALFOUNDRIES客戶(hù)制定和達(dá)成高水準(zhǔn)的良率目標(biāo)，確保能夠享受到復(fù)雜設(shè)計(jì)的最高投資報(bào)酬。我們非常感激GLOBALFOUNDRIES承諾，將本公司技術(shù)運(yùn)用于20與14奈米和以下的制程?！?/p>