在新版本的幫助下，用戶可以對高加工精度的高頻電磁模型進行高精度的模型創(chuàng)建，用作用戶的EDA設計工作。本次版本中新的特性和功能增強將為用戶提供更快，更強大的仿真能力以完成相比以往更大更復雜的線路布局仿真，同時也將有比以往更自動化的設計和仿真流程。

用于一體化設計流程的工藝技術層(Technology Layers)

在14版本中，SONNET新引入了一種名為工藝技術層的屬性定義層，以實現(xiàn)EDA框架和設計流程的平滑過渡。該工藝技術層實際上是用戶創(chuàng)建的EM工程中 的多個屬性對象的集合體，其中包括了很多基本屬性設置，比如層的命名、物理位置、金屬屬性、網(wǎng)格控制選項等等。工藝技術層通?？捎糜诙x平面金屬，過孔， 和金屬塊。它們也可以通過GDSII或者DXF導入的方式來進行自動定義，這種導入方式和GDSII的流或者DXF的層的命名是一一對應的，這樣的話 SONNET就能保證在導入導出的過程中不會對源文件造成任何更改。SONNET中新引入的這種層的概念讓不同RF設計環(huán)境下創(chuàng)建的模型能夠輕易的進行導 入與導出而無需在SONNET中進行重復的定義。

層疊管理器(Stackup Manager)

SONNET14在工程編輯界面中新引入了一種層疊管理器，該管理器能讓用戶更加直觀的進行層的創(chuàng)建和編輯。同時，該管理器也對新引入的工藝技術層提供了 圖形接口。在該管理器的幫助下，即使是SONNET的入門用戶也能夠非?？焖俚亩ㄎ划斍安僮鞯膶右苑奖闼麄冞M行電路結構的創(chuàng)建和修改。另外，當 Cadence Virtuoso和Agilent ADS通過自帶的SONNET接口調用SONNET的工程編輯器的時候，該層疊管理器將自動生成。

更快的仿真速度

桌面級仿真引擎中，我們已經將CPU并行 運算的核心數(shù)由3個提升到了6個，這將使得計算效率得到幾乎成倍的提升。而我們的高性能計算引擎對CPU的并行利用核心數(shù)則由12個提升到了32個，這也 使得高性能硬件系統(tǒng)的資源利用率得到極大限度的提升。

為了更大限度的增強CPU的并行運算效率，我們對網(wǎng)格剖分引擎也進行了大量優(yōu)化。在SONNET用于深結硅RFIC電路和連接器的時候，大規(guī) 模IC過孔陣列和條形過孔結構的網(wǎng)格剖分將會更加高效的助力于整個工程的仿真計算加速。同時，SONNET也對我們的專利技術，共形網(wǎng)格剖分技術進行了改 良，以使其能夠更加高效率的完成多層板以及厚金屬板材的仿真計算。

自動分組共校準端口

SONNET的共校準端口技術為內部端口的校準提供了前所未有的高精度，這將使大型電路結構由外向內實現(xiàn)無誤差的內部聯(lián)接。在以往的版本中，為了實現(xiàn)校準 端口分組，工程師必須手動在相互之間間距非常小的端口上進行選擇和分組的操作。而在14版中，我們新引入了共校準端口自動分組功能，借助該項功能，設計者 能將以往需要手動完成的工作交給求解器進行智能化的端口分組，并且實時而精確。用戶只需要將共校準端口分組設置為“Auto”即可。

EDA界面架構增強

使用Cadence Virtuoso或者Agilent ADS平臺的RF工程師會發(fā)現(xiàn)，SONNET的無縫整合化的產品模塊已經更加的自動化。有了諸如共校準端口自動分組和層疊管理器等新加入的功 能，SONNET完全能夠流程化的進行3D平面電磁模型的處理。SONNET針對Cadence Virtuoso和Agilent ADS的EDA接口現(xiàn)在包括以下內容增加：

l Cadence和Agilent中創(chuàng)建的層能夠自動生成為SONNET中的工藝技術層。

l EDA框架中直觀的工藝技術層疊視圖。

l 在EDA框架中直接進行SONNET的DC連續(xù)性檢測。

l 共校準端口的自動分組功能可自動應用于內部端口。

l 保存/載入狀態(tài)移動至Virtuoso網(wǎng)格單元視圖。

l 在處理微型過孔陣列時，對精簡之后的多邊形過孔進行聯(lián)接與合并的選項，該選項能更進一步的降低網(wǎng)格剖分的資源需求。

l 過孔陣列合并操作，針對無接地面，介質層接觸過孔的情況。

Linux和VM虛擬機環(huán)境下的GUI性能增強

為了滿足不斷增長的Linux及虛擬機軟件平臺下對SONNET的運行需求。14版的SONNET對各種接口進行了優(yōu)化，以使得遠程主機和虛擬主機能有更加迅速的響應—這在企業(yè)級的軟件安裝中也顯得越來越重要。