半導體制程工藝對各類芯片來說意義非凡，在一般情況下更先進、密度更高的制程工藝可以讓芯片獲得更好的能耗比，同時發(fā)熱量等一些物理特性也會得到改善。按官方數(shù)字來看，目前7納米工藝應該是世界上最先進的制程功能，在消費電子領域使用7納米芯片打造的芯片都擁有令人刮目相看的表現(xiàn)，但科技的進步遠不限于此。

不久前臺積電宣布正在推動5納米制程工藝的研究計劃，并計劃于明年正式投產(chǎn)。外界預計5納米工藝將用于蘋果A14芯片上，而今年的A13芯片將繼續(xù)使用7納米工藝，但這是更先進的7納米 EUV工藝，性能表現(xiàn)要更加出色。

顯然先進的工藝會帶來高昂的成本，除了蘋果A系列、華為9系和高通驍龍8系旗艦芯片外，這些廠商的中低端芯片顯然不會采用如此高成本的制程工藝來加工芯片。這時候，推出一個性能稍弱但依然出色的加工工藝就很有必要。

今天早些時候，臺積電宣布推出過渡工藝6納米，該工藝最快或于2020年第一季度試產(chǎn)。官方預計6納米工藝在邏輯密度上要比現(xiàn)有7納米工藝提升18%，轉化到具體產(chǎn)品中性能應該會有一定提升。

相比5納米工藝，6納米工藝更像是7納米工藝的“換皮”版本，也就是一個小幅度升級版。6納米工藝更適合用于一些中端或者次旗艦芯片上，這種策略實際上早已有先例可鑒，不算罕見。目前市場上除了頂尖的7納米工藝外，也存在8納米工藝;在10納米時代也存在11納米、12納米，可想而知像芯片一樣，工藝同樣需要次一級旗艦的存在。

未來6納米工藝可能會用于高通驍龍7系次旗艦芯片或者部分聯(lián)發(fā)科芯片上，這些芯片的性能表現(xiàn)雖然不如5納米芯片那般極致，但提升幅度也不小。隨著芯片邏輯密度日漸逼近物理極限，未來想要繼續(xù)突破恐怕已經(jīng)不太容易。同時摩爾定律也早已失效，制程工藝到了5納米級別看來會停滯很長一段時間。