清華大學電子工程系電路與系統(tǒng)研究所與日本羅姆公司合作研制出世界上第一款微秒級喚醒速度的低功耗“非易失處理器THU1010N”。該處理器由清華大學完成設計，使用羅姆公司先進的鐵電-CMOS混合制造工藝進行流片，能夠在掉電的情況下保存實時的系統(tǒng)狀態(tài)，并實現(xiàn)快速的休眠和喚醒。該項成果即將發(fā)表于2012年9月在法國召開的歐洲固態(tài)電路會議(ESSCRIC)上，并獲得了2012年度低功耗電子設計年會(ISLPED)的最佳設計競賽獎。

開辟處理器應用新模式

相對于傳統(tǒng)處理器，非易失處理器芯片具備如下特性與優(yōu)勢：

一是掉電狀態(tài)保持。該處理器能夠在掉電發(fā)生時將實時的運行狀態(tài)和計算數據保存在鐵電存儲單元中，掉電后數據不丟失，上電后從掉電前的斷點繼續(xù)運行。

二是零待機功耗。該處理器可以在待機時完全關斷電源，實現(xiàn)零功耗待機模式。

三是微秒級的休眠喚醒。由于采用分布式存儲架構，該處理器可以在斷電前后的幾微秒時間內實現(xiàn)所有狀態(tài)與數據的備份與恢復。與目前市場上其他處理器相比，該速度提高了數千至數萬倍，休眠與喚醒可以在瞬間完成。

四是適應新的供電模式。由于具備高速休眠喚醒的特性，使得該處理器能適應間斷的、不穩(wěn)定的能量環(huán)境，諸如交流供電、脈沖供電這些新的供電模式。將其與基于振動、電磁波的能量采集系統(tǒng)進行結合，能夠實現(xiàn)無需電池可連續(xù)工作的計算系統(tǒng)。

非易失處理器上述優(yōu)勢的實現(xiàn)離不開非易失技術的革新與成熟，同時也離不開與非易失技術相配套的電路設計和體系架構研究。為了實現(xiàn)微秒級的休眠喚醒速度，該非易失處理器添加了自定時的控制模塊，實現(xiàn)了并行的鐵電單元讀寫控制。

為了實現(xiàn)對外界掉電的快速反應，處理器中加入了高速、高可靠性的電壓監(jiān)測模塊。同時該處理器支持易失與非易失的狀態(tài)切換，支持一定程度的在線調試，為芯片投入實際應用提供了很好的支持。

非易失處理器的提出，將開辟大量處理器應用的新型模式。目前，研究小組將其應用在無線傳感網監(jiān)控節(jié)點中。不同于傳統(tǒng)有線網絡，無線傳感網具有能量受限、環(huán)境復雜、以數據為中心等特點。對于這些特點，非易失處理器將比傳統(tǒng)處理器更易滿足無線傳感網的需求。

首先，在該節(jié)點中非易失處理器與能量采集(諸如太陽能，振動等)系統(tǒng)相結合，采取自供能的方式，可以消除節(jié)點對電池的依賴，解決能量瓶頸。

其次，該節(jié)點的電源魯棒性使其能適應復雜的工作環(huán)境，完成多樣化監(jiān)控任務。

最后，采用非易失處理器的節(jié)點能針對突發(fā)狀況快速備份實時數據，使關鍵數據不丟失，滿足傳感網對數據較高的需求。目前研究組已設計完成基于太陽能的非易失傳感網節(jié)點的應用原型，并開始評估其投入到橋梁和健康監(jiān)控等實際應用中產生的優(yōu)勢。

拓展微型體域網節(jié)點應用

非易失處理器下一步的應用是面向醫(yī)療電子領域的微型體域網節(jié)點。

2008年～2011年間便攜式醫(yī)療電子產品在國內始終保持20%以上的增長率，應用前景樂觀。非揮發(fā)處理器芯片具備功耗小、面積小、成本低、無需電池供電的特點，十分適用于微型臨床醫(yī)療和家用健康產品。微型體域網節(jié)點將從人體和周圍環(huán)境吸收能量，用于檢測人的血壓、血糖、體溫等諸多生理指標，并通過無線方式將數據發(fā)送至手機等終端設備。

為了滿足體域網的相關需求，研究小組擬解決下述關鍵問題：

一是節(jié)點的小型化。為了實現(xiàn)1立方厘米大小的節(jié)點，就要提高系統(tǒng)的集成設計。研究組將在節(jié)點SoC、3D封裝、小型傳感器方面展開相關研究。

二是能量效率。由于不采用電池供電，且來自身體及周圍環(huán)境的能量有限，因此能量采集系統(tǒng)的能量效率就非常重要。研究組將研究更高效、多方式的能量采集方案。

兩大問題亟待解決

非易失處理器是學術界和產業(yè)界的前沿研究課題，目前仍存在以下的問題需要解決。

一方面問題來自非易失器件本身。與傳統(tǒng)CMOS器件不同，大部分非易失器件的讀寫存在不對稱性和統(tǒng)計性，需要設計專門的讀寫控制電路進行補償。為了解決此類問題，除了改良非易失器件相關特性外，如何設計精簡的讀寫電路，并得到較高的補償效果是該領域面臨的主要挑戰(zhàn)。其次，幾乎所有的非易失器件的寫入次數都是有限的，而在處理器運行時，寄存器的讀寫頻率卻是很高的，因此如何解決壽命問題也是非易失處理器面臨的主要挑戰(zhàn)。

另一方面問題來自非易失觸發(fā)器電路。目前非易失觸發(fā)器的面積是傳統(tǒng)CMOS觸發(fā)器的2到4倍，簡單的替換將造成較高的面積代價和成本提升。為了解決面積問題，研究組提出了一種壓縮備份架構，有效地減少了備份數據所需非易失觸發(fā)器的數目。為了進一步實現(xiàn)面積的優(yōu)化，還有很多體系架構、系統(tǒng)軟件以及應用模式等方面的關鍵問題亟待解決。

在處理器芯片方面，將在第一版芯片的基礎上，面向自供能的傳感網應用進行系統(tǒng)集成，設計包含能量采集、數字基帶、射頻前端的SoC芯片，并將非易失技術應用在相關模塊中。預計未來1～2年內完成第一版自供能的傳感網節(jié)點SoC芯片，并提供給物聯(lián)網企業(yè)進行應用開發(fā)和評估。

在應用系統(tǒng)方面，目標定位在毫米級自供能無線體域傳感網節(jié)點設計。面向無線體域網的應用進行系統(tǒng)集成。解決傳感器、能量收集器、節(jié)點封裝、天線的小型化等技術難題。預計未來2～3年內完成第一版微型無線體域傳感網節(jié)點，并以產學研合作的模式，進行產業(yè)化推廣。