3.設(shè)計(jì)工具和IP

雖然MATLAB等工具非常適合軟件算法開發(fā)，但是還不足以在FPGA中實(shí)現(xiàn)。設(shè)計(jì)人員使用Altera以及第三方EDA工具和IP，可以加速其設(shè)計(jì)在FPGA中的實(shí)現(xiàn)。例如，Altera提供全套的工具：DSP Builder、SOPC Builder、Nios II CPU開發(fā)套件、Nios II C語言至硬件加速(C2H)編譯器和Quartus開發(fā)包等。

Altera的視頻和圖像處理包以及DSP庫提供關(guān)鍵IP構(gòu)建模塊，加速復(fù)雜影像算法的開發(fā)和實(shí)現(xiàn)。視頻和圖像處理模塊庫以及其他的Altera/合作伙伴IP模塊和參考設(shè)計(jì)(包括IQ調(diào)制解調(diào)器、JPEG2000壓縮、FFT/IFFT、邊沿探測(cè)等)，為設(shè)計(jì)人員提供了大量的IP來加速大計(jì)算量任務(wù)的FPGA實(shí)現(xiàn)。

DSP Builder工具提供基于IP庫的設(shè)計(jì)流程，鏈接MATLAB開發(fā)的算法和Altera Quartus工具包實(shí)現(xiàn)的FPGA。

SOPC Builder是系統(tǒng)集成工具，自動(dòng)生成IP模塊、Altera MegaCores功能(包括Nios II CPU)、合作伙伴IP和用戶定義功能之間的互聯(lián)代碼(Verilog或者VHDL)。

Nios II開發(fā)套件使C程序能夠植入到FPGA的一個(gè)或者多個(gè)Nios II CPU中，并進(jìn)行調(diào)試。Nios II CPU是32位可配置RISC軟核處理器CPU。

Nios II C2H編譯器是新工具，它分析C代碼算法內(nèi)循環(huán)，生成FPGA中的協(xié)處理器邏輯，大大提高了Nios II CPU所運(yùn)行軟件的性能。適度增加邏輯，運(yùn)行速度便能夠提高10到100倍。

Quartus開發(fā)包是在AlteraFPGA中實(shí)現(xiàn)可編程硬件和軟件功能的主要工具。它提供IP導(dǎo)入功能，以及仿真和布局布線等所有功能，在Altera開發(fā)板或者用戶目標(biāo)系統(tǒng)上進(jìn)行FPGA編程。

Celoxica等其他EDA供應(yīng)商還提供C語言至HDL轉(zhuǎn)換工具，以加速FPGA的實(shí)現(xiàn)。

結(jié)論

嬰兒潮時(shí)期出生的人們尋求更可行的新治療手段來治療常見疾病(特別是與心臟病和癌癥)，包括早期探測(cè)和非置入手術(shù)治療等。影像診斷方法融合及其相關(guān)算法開發(fā)上的進(jìn)步大大推動(dòng)了新設(shè)備的發(fā)展，滿足了病人的需求。高級(jí)算法需要可更新的系統(tǒng)平臺(tái)，該平臺(tái)能夠顯著提高圖像處理性能。

集成到COTS多核CPU平臺(tái)中，F(xiàn)PGA為最靈活的高性能系統(tǒng)提供了DSP功能。為幫助在這些平臺(tái)上加速實(shí)現(xiàn)復(fù)雜影像算法，需要采用高級(jí)開發(fā)工具和IP實(shí)現(xiàn)庫。Altera考慮到這些需求而開發(fā)了工具和IP庫。這些庫包括成像所需的關(guān)鍵構(gòu)建模塊功能，并集成到Altera完整的工具包中，結(jié)合MathWorks的算法開發(fā)工具，能夠快速進(jìn)行開發(fā)。