摘要：  所謂2.5D是將多顆主動(dòng)IC并排放到被動(dòng)的硅中介層上，因?yàn)楣柚薪閷邮潜粍?dòng)硅片，中間沒(méi)有晶體管，不存在TSV應(yīng)力以及散熱問(wèn)題。

所謂2.5D是將多顆主動(dòng)IC并排放到被動(dòng)的硅中介層上，因?yàn)楣柚薪閷邮潜粍?dòng)硅片，中間沒(méi)有晶體管，不存在TSV應(yīng)力以及散熱問(wèn)題。通過(guò)多片F(xiàn)PGA的集成，容量可以做到很大，避開(kāi)了新工藝大容量芯片的良率爬坡期，并因解決了多片F(xiàn)PGA的I/O互連問(wèn)題而大幅降低了功耗。

3D是指把多層芯片采用微凸塊及硅通孔技術(shù)(TSV)堆疊在一起。微凸塊是一種新興技術(shù)，面臨非常多的挑戰(zhàn)。一是兩個(gè)硅片之間會(huì)有應(yīng)力，舉例來(lái)說(shuō)兩個(gè)芯片本身的膨脹系數(shù)有可能不一樣，中間連接的微凸塊受到的壓力就很大，一個(gè)膨脹快，一個(gè)膨脹慢，會(huì)產(chǎn)生很大的應(yīng)力。二是在硅通孔時(shí)也會(huì)有應(yīng)力存在，會(huì)影響周?chē)?STRONG>晶體管的性能。三是熱管理的挑戰(zhàn)，如果兩個(gè)都是主動(dòng)IC，散熱就成為很大的問(wèn)題。所以行業(yè)需要解決上述三個(gè)重要挑戰(zhàn)，才能實(shí)現(xiàn)真正的3D封裝。

一般在晶圓制造CMOS結(jié)構(gòu)或者FEOL步驟之前完成硅通孔，通常稱(chēng)作Viafirst。因?yàn)門(mén)SV的制作在fab的前道工藝即金屬互聯(lián)層之前進(jìn)行，此種方式在微處理器領(lǐng)域研究較多，可作為SoC的替代方案。

而將TSV放在封裝階段，通常稱(chēng)之為Vialast。這種方式的優(yōu)勢(shì)是可以不改變現(xiàn)在的IC制造流程和設(shè)計(jì)。采用Vialast技術(shù)即在芯片的周邊進(jìn)行通孔，然后進(jìn)行芯片或者晶圓的多層堆疊。此種方式目前在存儲(chǔ)器封裝中盛行。

TSV通孔工藝需要幾何尺寸的測(cè)量，以及對(duì)于刻蝕間距和工藝可能帶來(lái)的各種缺陷檢測(cè)。通常TSV的孔徑在1~50微米，深度在10~150微米，縱寬比在3~5甚至更高。每個(gè)芯片上通孔大約在幾百乃至上千個(gè)。

目前能實(shí)現(xiàn)3D封裝的只是存儲(chǔ)器芯片，如東芝于2013年2月采用19nm空氣隔離技術(shù)生產(chǎn)出64GB與128GB的NAND閃存，并通過(guò)減薄至30微米，將16層芯片堆疊于一體，采用引線鍵合方法，作成容量達(dá)1024GB的薄型封裝。

三星也于2013年8月宣布開(kāi)始量產(chǎn)128GBNAND3D閃存。而意法半導(dǎo)體照明的MEMS也實(shí)現(xiàn)了3D封裝，因?yàn)樗媾R的發(fā)熱等問(wèn)題小一些。

本文由收集整理（www.big-bit.com）