賽靈思(Xilinx)發(fā)布Vivado Design Suite 2013.3版本，提供全新的UltraFast設(shè)計方法、加強型隨插即用矽智財(IP)的配置、整合與驗證功能，以及局部重新配置(Partial Reconfiguration)功能。Vivado設(shè)計套件與賽靈思的All Programmable元件進行協(xié)同最佳化，是可編程業(yè)界一款系統(tǒng)單晶片(SoC)加強型設(shè)計套件，能夠解決系統(tǒng)級整合、建置與執(zhí)行的生產(chǎn)力瓶頸。

為加速設(shè)計周期并提高其可預(yù)測性，Vivado Design Suite 2013.3版本包含UltraFast設(shè)計方法內(nèi)建的自動化關(guān)鍵功能，其中設(shè)計規(guī)則檢查(DRC)可在整個設(shè)計周期中為工程師引導(dǎo)設(shè)計作業(yè)，并有硬體描述語言及規(guī)范樣式，帶來最佳品質(zhì)的設(shè)計結(jié)果。

Vivado Design Suite 2013.3版本透過加強IP整合讓套件更簡單易用，并提供超過兩百三十個LogiCORE和SmartCORE IP核心。這次版本升級可讓設(shè)計和賽靈思的IP都可做到整個系統(tǒng)的協(xié)同最佳化。例如設(shè)計人員現(xiàn)在可以在他們整個設(shè)計中與Ethernet MAC或PCIe等互聯(lián)IP分享時脈資源。IP的升級也可以針對IP內(nèi)的收發(fā)器除錯連結(jié)埠(Debug Port)進行簡易的高層次存取。在Vivado邏輯分析器加入全新功能后，設(shè)計人員則可對運行中的AXI系統(tǒng)進行完整的讀取與寫入作業(yè)；更可以進行硬體除錯，運用先進的觸發(fā)功能偵測和擷取復(fù)雜的事件。