摘要：  橫跨多重電子應用領域、半導體供應商意法半導體與法國最著名的科研機構(gòu)CEA-Leti宣布來自意法半導體與CEA-Leti的研究員團隊榮獲2012年Général Ferrié大獎。

關(guān)鍵字：  FD-SOI技術(shù) 意法半導體

橫跨多重電子應用領域、半導體供應商意法半導體與法國最著名的科研機構(gòu)CEA-Leti宣布來自意法半導體與CEA-Leti的研究員團隊榮獲2012年Général Ferrié大獎。

被認為法國電子研發(fā)領域最高榮譽的Général Ferrié大獎每年授予為電子技術(shù)發(fā)展及應用做出突出貢獻的工程師或科學研發(fā)團隊。

此次獲獎團隊成員為來自Leti的Claire Fenouillet-Béranger和Olivier Faynot與來自意法半導體的Stéphane Monfray和 Frédéric B?uf，他們在FD-SOI(全耗盡絕緣體上硅)技術(shù)上取得重大突破而獲此殊榮。FD-SOI技術(shù)可進一步縮小集成電路的尺寸。

自上個世紀60年代初，半導體工業(yè)一直按照摩爾定律提高芯片的計算性能。根據(jù)摩爾定律，集成電路的晶體管數(shù)量每兩年提高一倍。

然而，今天半導體工業(yè)發(fā)展面臨一個重大限制：一旦晶體管尺寸縮小至100納米以下，晶體管的電氣特性將越來越難以控制。意法半導體的先進多模塊團隊和Leti團隊于本世紀初開始著手研發(fā)，經(jīng)過多年努力，終于使量化新方法提高傳統(tǒng)晶體管性能的程度成為了可能。

隨著時間的推移，研究人員提出了使用絕緣體上的超薄硅襯底上制造晶體管替代在無絕緣體的更厚的硅層上制造晶體管的概念，最終開發(fā)出全耗盡絕緣體上硅(FD-SOI)技術(shù)。這項平面技術(shù)采用傳統(tǒng)技術(shù)已采納的制程，而諸如FinFET等基于3D晶體管的方法需要徹底改變設計方法和制程。

事實上，這四位研究人員能夠驗證FD-SOI技術(shù)選擇的正確性，同時也可使該技術(shù)產(chǎn)業(yè)化。他們發(fā)現(xiàn)這項技術(shù)有三大優(yōu)勢：

制程非常接近現(xiàn)有標準技術(shù)(單晶硅襯底所用的“體效應”制造技術(shù))

從體效應技術(shù)向FD-SOI技術(shù)移植電路設計較向FinFET技術(shù)容易很多，因為FD-SOI技術(shù)仍使用平面形狀的晶體管

這項技術(shù)對移動應用非常有吸引力，如智能手機和平板電腦，這些應用要求高性能與低功耗

Leti首席執(zhí)行官Laurent Malier表示：“這項大獎認可了Leti在SOI領域20余年的研發(fā)努力。成功將這項技術(shù)開發(fā)至產(chǎn)業(yè)化水平，成為移動設備元器件備選制造工藝，實現(xiàn)出色的處理速度和功耗，這讓我們感到非常驕傲”。

意法半導體先進器件總監(jiān)、IEEE研究員Thomas Skotnicki表示：“Claire、Frédéric、Olivier和Stéphane作為先進器件研發(fā)團隊的核心成員，以堅強的毅力和品質(zhì)驗證不同的薄膜晶體管概念，克服了阻擋新技術(shù)產(chǎn)業(yè)化的所有障礙?！?/P>

意法半導體執(zhí)行副總裁兼前工序制造及工藝研發(fā)主管Jo?l Hartmann補充說：“在一個國際市場競爭激烈且企業(yè)競相縮小元器件尺寸的工業(yè)環(huán)境中，看到CEA與意法半導體的長期合作取得成果讓我感到特別驕傲?！?/P>

于12月3日舉行的頒獎典禮由SEE(法國電力、電子、信息技術(shù)與通信協(xié)會)主席Paul Friedel和法國科技協(xié)會顧問兼獎勵殊榮委員會主席Erich Spitz主持。

本項大獎是為紀念法國工程師、將軍和無線電廣播技術(shù)先驅(qū) Gustave-Auguste Ferrié(1868-1932)而設立，他是1904年在埃菲爾斜塔上安裝無線電發(fā)射臺的負責人。1917年，他的設備成功截獲了間諜Mata Hari發(fā)送的情報，幫助法國政府終結(jié)了她的間諜活動。