【導(dǎo)讀】11月5日，在賽靈思媒體見面會上，賽靈思公司全球高級副總裁，亞太區(qū)執(zhí)行總裁湯立人分享了Xilinx 繼續(xù)領(lǐng)先一代的20nm 產(chǎn)品戰(zhàn)略，“此外，下一代FPGA及第二代SoC和3D IC將與Vivado設(shè)計套件‘協(xié)同優(yōu)化’，為行業(yè)提供最具吸引力的ASIC和ASSP可編程替代方案?！?

摘要：  11月5日，在賽靈思媒體見面會上，賽靈思公司全球高級副總裁，亞太區(qū)執(zhí)行總裁湯立人分享了Xilinx 繼續(xù)領(lǐng)先一代的20nm 產(chǎn)品戰(zhàn)略，“此外，下一代FPGA及第二代SoC和3D IC將與Vivado設(shè)計套件‘協(xié)同優(yōu)化’，為行業(yè)提供最具吸引力的ASIC和ASSP可編程替代方案。”

關(guān)鍵字：  賽靈思，  20nm，  FPGA，  IC

“熟悉FPGA行業(yè)和對賽靈思有一定了解的業(yè)界人士都知道，賽靈思在28nm技術(shù)上取得了多項重大突破， 其產(chǎn)品組合處于整整領(lǐng)先一代?；?8nm技術(shù)突破之上的20nm產(chǎn)品系列，必將為創(chuàng)造更高的客戶價值提供了巨大的機(jī)會!”11月5日，在賽靈思媒體見面會上，賽靈思公司全球高級副總裁，亞太區(qū)執(zhí)行總裁湯立人分享了Xilinx 繼續(xù)領(lǐng)先一代的20nm產(chǎn)品戰(zhàn)略，“此外，下一代FPGA及第二代SoC和3D IC將與Vivado設(shè)計套件‘協(xié)同優(yōu)化’，為行業(yè)提供最具吸引力的ASIC和ASSP可編程替代方案?！?/P>

強(qiáng)大根基為賽靈思20nm技術(shù)產(chǎn)品繼續(xù)領(lǐng)先一代注入強(qiáng)心劑?

賽靈思在28nm 7系列FPGA的創(chuàng)新，把工藝技術(shù)上的創(chuàng)新(與臺積電(TSMC)共同開發(fā)的高性能低功耗(HPL)技術(shù))與針對最小化靜態(tài)和動態(tài)功耗、最大化主要構(gòu)建模塊性能的眾多優(yōu)化完美結(jié)合，讓賽靈思能夠提供超越節(jié)點(diǎn)的性能/瓦價值優(yōu)勢。“其20nm產(chǎn)品系列發(fā)展戰(zhàn)略，包括下一代8系列All Programmable FPGA以及第二代3D IC和SoC。

20nm產(chǎn)品系列建立在業(yè)經(jīng)驗證的28nm技術(shù)突破之上，在系統(tǒng)性能、功耗和可編程系統(tǒng)集成方面領(lǐng)先競爭企業(yè)整整一代?！睖⑷藦?qiáng)調(diào)，“賽靈思在 28nm 節(jié)點(diǎn)上推出的多種新技術(shù)為客戶帶來了重大的超前價值，并使賽靈思領(lǐng)先競爭對手整整一代。賽靈思并不是簡單地將現(xiàn)有的 FPGA 架構(gòu)遷移到新的技術(shù)節(jié)點(diǎn)上，而是力求引領(lǐng)多種 FPGA 創(chuàng)新，并率先推出了 All Programmable 3D IC 和 SoC。”

如何擴(kuò)大下一代的競爭優(yōu)勢?

從28nm 7系列FPGA的創(chuàng)新為到20nm8系列FPGA為賽靈思在20nm繼續(xù)保持領(lǐng)先一代的地位奠定了基礎(chǔ)。這些器件將利用與臺積電的28nm HPL工藝性能/瓦特征相似的20nm SoC工藝。將系統(tǒng)級性能提升2倍，內(nèi)存帶寬擴(kuò)大2倍，總功耗降低50%，邏輯功能集成和關(guān)鍵系統(tǒng)建模加速1.5倍多。湯立人表示，“所有應(yīng)用都將受益于賽靈思的下一代路由體系結(jié)構(gòu)，可以輕松地擴(kuò)展超過90%的資源利用率，實現(xiàn)更高的結(jié)果質(zhì)量及更快的設(shè)計收斂?！?/P>

怎樣發(fā)現(xiàn)并滿足20nm節(jié)點(diǎn)市場需求?

湯立人強(qiáng)調(diào)，“半導(dǎo)體行業(yè)的領(lǐng)導(dǎo)者正在逐步發(fā)現(xiàn)20nm的價值，而且一些設(shè)計已經(jīng)正在進(jìn)行中?！辟愳`思公司看到了這個工藝節(jié)點(diǎn)所擁有的巨大潛力，因此也在不斷地探索新的方式，致力于通過28nm已經(jīng)建立且在20nm將繼續(xù)擴(kuò)展的創(chuàng)新技術(shù)持續(xù)發(fā)掘這些潛在的價值。

龐大的20nm市場需求體現(xiàn)在各大熱門應(yīng)用領(lǐng)域，它包括Nx100G有線網(wǎng)絡(luò)、嵌入式視覺、多通道無線射頻、數(shù)據(jù)中心的安全性及交換機(jī)應(yīng)用等。賽靈思為滿足市場對20nm技術(shù)產(chǎn)品的需求，再次領(lǐng)先一步，進(jìn)行全面且具前瞻性的市場戰(zhàn)略部署。

[#page#]

20nm FPGA性能進(jìn)一步得到優(yōu)化

湯立人指出，“在20nm，賽靈思目前正在開發(fā)其第二代SoC和3D IC技術(shù)，以及下一代的FPGA技術(shù)。相比于競爭對手，賽靈思擁有多年前率先創(chuàng)新的先發(fā)優(yōu)勢。其中包括FPGA性能/瓦的突破，與客戶一起更好微調(diào)的更成熟的SoC和3D IC技術(shù)，與其下一代Vivado設(shè)計套件“協(xié)同優(yōu)化”的器件。”賽靈思在系統(tǒng)中重新定義了高性能收發(fā)器的設(shè)計和優(yōu)化。這讓賽靈思能夠更有效地把20nm的附加價值引入領(lǐng)先的和業(yè)經(jīng)證明的28nm技術(shù)之中，讓客戶的創(chuàng)新繼續(xù)保持領(lǐng)先一代。

第一代到第二代All ProgrammableSoC

為在20nm繼續(xù)居于領(lǐng)先一代的地位，賽靈思將借助一個新的異構(gòu)處理系統(tǒng)，有效地提供更高的系統(tǒng)性能。這個嵌入式系統(tǒng)將被用超過 2倍的互連帶寬耦合到下一代FPGA架構(gòu)中。在芯片上的模擬混合信號性能將翻一番，同時可編程I/O將隨著下一代DDR4和PCI Express接口而升級。

從第一代到第二代All Programmable 3D IC

和一個純粹的單芯片解決方案所可能達(dá)到的結(jié)果相比，湯立人表示賽靈思28nm同構(gòu)和異構(gòu)Virtex® 3D IC把設(shè)計容量、系統(tǒng)級性能和系統(tǒng)集成的水平均整整翻了一番，提供了領(lǐng)先一代的價值優(yōu)勢。

為在20nm繼續(xù)領(lǐng)先一代，賽靈思將利用一個兩級接口擴(kuò)大其3D IC的架構(gòu)，讓同構(gòu)和異構(gòu)裸片的集成均能基于開放的行業(yè)標(biāo)準(zhǔn)實現(xiàn)。從而把邏輯容量擴(kuò)展1.5倍或增加30-40M ASIC等效門的設(shè)計。

[!--empirenews.page--]

對于如何應(yīng)對支持最高級別、最高性能和簡便設(shè)計的問題，湯立人表示，“為達(dá)成該高級別設(shè)計要求，可編程互聯(lián)的帶寬要增加5倍以上。因此，賽靈思正在著手開發(fā)第二代 All Programmable 3D IC技術(shù)，致力于實現(xiàn)最高層次的可編程系統(tǒng)集成。”