[導讀]【導讀】350億晶體管的SoC能否測試？
近日，在法國南部尼斯市舉行的“DATE 2007（Design， Automation and Test in Europe 2007”的學術分會上，關于測試及故障診斷的精彩演講接連不斷。其中，以測試范疇的
【導讀】350億晶體管的SoC能否測試？
近日，在法國南部尼斯市舉行的“DATE 2007（Design， Automation and Test in Europe 2007”的學術分會上，關于測試及故障診斷的精彩演講接連不斷。其中，以測試范疇的熱門話題“2020年集成有350億個晶體管的（芯片）能否測試？”為題，舉辦了特別研討會。
該研討會（Session 7.1）上，西班牙加泰羅尼亞科技大學、美國英特爾以及美國Synopsys發(fā)表了演講。目前，尖端SoC中一般都集成有模擬電路、RF電路、多個處理器內核以及數(shù)十個存儲器，其規(guī)模已達到5億晶體管。而目前的現(xiàn)狀是：這種SoC已經難以進行測試。但是，芯片的集成度今后肯定會越來越高，那么十幾年后出現(xiàn)的、集成有幾百億個晶體管的SoC將如何進行測試呢？
2020年工藝技術估計將達到如下水平：晶體管柵長6nm、柵氧化膜厚0.5nm、電源電壓0.5V。屆時將出現(xiàn)很多課題，比如耗電量、熱量、噪音、工藝誤差、邏輯電路部分的軟誤差(Soft Error)以及長時間使用后的元件老化等問題。
這樣一來，僅靠制造時的測試已經不能保證質量，需要實現(xiàn)系統(tǒng)工作時的動態(tài)自我測試以及可重組的電路架構。因此，今后可測試性設計(DFT) 與通常的邏輯設計將融為一體。同時，特別研討會中還指出，在設計和制造兩方面，測試都有望發(fā)揮重要作用。
關于故障診斷，Session 4.3的2個演講備受關注，二者都是關于掃描鏈診斷的。LSI的掃描測試方面，首先對掃描鏈是否正確運行進行確認，然后對邏輯電路內的各柵極進行測試。當掃描觸發(fā)器出現(xiàn)異常時，掃描測試將無法進行，發(fā)生異常的位置也無法確定。而多掃描鏈可以利用正常掃描鏈來確定異常掃描鏈的異常觸發(fā)器的位置。
上述2個演講中，一個由美國明導國際發(fā)表，介紹了將掃描鏈的診斷速度提高至10～20倍的方法。該方法通過采用基于5大定律的動態(tài)學習（Dynamic Learning），在疑似位置插入故障以大幅減少模擬次數(shù)而實現(xiàn)。
另一個是科威特大學與美國高通共同進行的技術發(fā)表，內容涉及掃描鏈保持錯誤（Hold Error）的故障診斷。該技術可確定錯誤的位置，即使存在保持錯誤也可進行測試生成，以進行測試，故障檢測率幾乎不會下降。
該研討會（Session 7.1）上，西班牙加泰羅尼亞科技大學、美國英特爾以及美國Synopsys發(fā)表了演講。目前，尖端SoC中一般都集成有模擬電路、RF電路、多個處理器內核以及數(shù)十個存儲器，其規(guī)模已達到5億晶體管。而目前的現(xiàn)狀是：這種SoC已經難以進行測試。但是，芯片的集成度今后肯定會越來越高，那么十幾年后出現(xiàn)的、集成有幾百億個晶體管的SoC將如何進行測試呢？
2020年工藝技術估計將達到如下水平：晶體管柵長6nm、柵氧化膜厚0.5nm、電源電壓0.5V。屆時將出現(xiàn)很多課題，比如耗電量、熱量、噪音、工藝誤差、邏輯電路部分的軟誤差(Soft Error)以及長時間使用后的元件老化等問題。
這樣一來，僅靠制造時的測試已經不能保證質量，需要實現(xiàn)系統(tǒng)工作時的動態(tài)自我測試以及可重組的電路架構。因此，今后可測試性設計(DFT) 與通常的邏輯設計將融為一體。同時，特別研討會中還指出，在設計和制造兩方面，測試都有望發(fā)揮重要作用。
關于故障診斷，Session 4.3的2個演講備受關注，二者都是關于掃描鏈診斷的。LSI的掃描測試方面，首先對掃描鏈是否正確運行進行確認，然后對邏輯電路內的各柵極進行測試。當掃描觸發(fā)器出現(xiàn)異常時，掃描測試將無法進行，發(fā)生異常的位置也無法確定。而多掃描鏈可以利用正常掃描鏈來確定異常掃描鏈的異常觸發(fā)器的位置。
上述2個演講中，一個由美國明導國際發(fā)表，介紹了將掃描鏈的診斷速度提高至10～20倍的方法。該方法通過采用基于5大定律的動態(tài)學習（Dynamic Learning），在疑似位置插入故障以大幅減少模擬次數(shù)而實現(xiàn)。
另一個是科威特大學與美國高通共同進行的技術發(fā)表，內容涉及掃描鏈保持錯誤（Hold Error）的故障診斷。該技術可確定錯誤的位置，即使存在保持錯誤也可進行測試生成，以進行測試，故障檢測率幾乎不會下降。
下載文檔
