12月10號，最新消息稱臺積電的5nm工藝良率已經(jīng)達(dá)到了50%，比當(dāng)初7nm工藝試產(chǎn)之前還要好，最快明年第一季度就能投入大規(guī)模量產(chǎn)，初期月產(chǎn)能5萬片，隨后將逐步增加到7-8萬片。

隨著高通驍龍865使用臺積電N7+工藝量產(chǎn)，臺積電的7nm工藝又多了一個大客戶，盡管三星也搶走了一部分7nm EUV訂單，不過整體來看臺積電在7nm節(jié)點上依然是搶占了最多的客戶訂單，遠(yuǎn)超三星。

接下來就是5nm工藝了，根據(jù)官方數(shù)據(jù)，相較于7nm(第一代DUV)，基于Cortex A72核心的全新5nm芯片能夠提供1.8倍的邏輯密度、速度增快15%，或者功耗降低30%，同樣制程的SRAM也十分優(yōu)異且面積縮減。

不過初期5nm產(chǎn)能會被蘋果、華為包下，蘋果吃下了大約70%的第一期5nm產(chǎn)能，AMD的Zen4處理器要等到明年底或者2021年初的中科Fab 18B工廠量產(chǎn)之后才能拿到5nm產(chǎn)能了。

對于3nm工藝，臺積電官方表示其進展“令人欣慰”，言下之意對3nm工藝的發(fā)展情況很滿意。

在3nm工藝之后，臺積電也在積極進軍2nm節(jié)點，這個工藝目前來說還是在技術(shù)規(guī)劃階段，還是在開發(fā)階段，臺積電只表示2nm工藝每天都有新點子問世，不過這也意味著2nm工藝離完成研發(fā)還早，現(xiàn)在還是紙上談兵階段。

不過臺積電的目標(biāo)是2024年量產(chǎn)2nm工藝，也就是最多還有4年左右的時間。

再往后，臺積電就要進入深水區(qū)了，迎來晶體管結(jié)構(gòu)大改的3nm工藝，三星會啟用GAE環(huán)繞柵極晶體管取代目前的FinFET晶體管，臺積電預(yù)計也會有類似的技術(shù)，不過官方并沒有透露詳細(xì)的技術(shù)細(xì)節(jié)。