美國(guó)華為技術(shù)（Huawei Technologies）和美國(guó)FutureWei Technologies將移動(dòng)通信用MIMO解碼器的樣機(jī)封裝到了FPGA中。其設(shè)計(jì)使用了NEC的C語(yǔ)言輸入ESL（electronic system level）設(shè)計(jì)系統(tǒng)“CyberWorkBench（CWB）”。

在第51屆設(shè)計(jì)自動(dòng)化大會(huì)（DAC 2014：2014年6月1日～5日在舊金山舉行）6月3日的DESIGNER TRACK: Designer/IP Track Poster Session上，華為的YwhPyng Harn以展板形式介紹了開(kāi)發(fā)過(guò)程及成果（圖1），題目為“High-Level Synthesis from Wireless Algorithms to FPGA Prototyping”（發(fā)表序號(hào)：301.13）。

據(jù)YwhPyng Harn介紹，以前設(shè)計(jì)人員一直是參照MIMO基帶處理算法，按照手冊(cè)來(lái)實(shí)施RTL解碼。不僅設(shè)計(jì)期長(zhǎng)達(dá)12個(gè)月以上，而且錯(cuò)誤也很多。因此，華為導(dǎo)入了高級(jí)合成工具。將MIMO基帶處理算法作為SystemC的模型實(shí)施人工解碼，然后輸入高級(jí)合成工具，轉(zhuǎn)換為RTL模型。使用該方法后，設(shè)計(jì)期可縮短為4個(gè)月。

YwhPyng Harn等以前曾使用其他EDA提供商而非NEC的高級(jí)合成工具。不過(guò)，使用后未能實(shí)現(xiàn)150MHz的目標(biāo)工作頻率。因此此次改為了NEC的CWB中的高級(jí)合成工具。將整體分為多個(gè)區(qū)塊，以并不大的規(guī)模進(jìn)行合成，并以整體實(shí)現(xiàn)管線工作為目標(biāo)進(jìn)行設(shè)計(jì)（圖2），由此達(dá)到了150MHz的工作頻率。進(jìn)行封裝的FPGA是阿爾特拉（Altera）的“Stratix IV GX”（產(chǎn)品型號(hào)為EP4SGX530NF45C3）。

另外，此次還成功構(gòu)筑了實(shí)施三步驗(yàn)證的流程，這也是成果之一。首先，將最基本的MIMO基帶處理算法與人工計(jì)算的SystemC模型做對(duì)照。若無(wú)問(wèn)題，向CWB輸入SystemC模型。然后做第二步驗(yàn)證，將人工計(jì)算的SystemC模型與CWB生成的用于驗(yàn)證的周期精確SystemC模型做對(duì)照。若無(wú)問(wèn)題，最后將MIMO基帶處理算法的執(zhí)行結(jié)果（Golden Result）與CWB生成的Verilog-HDL模型的輸出結(jié)果做對(duì)照。若還無(wú)問(wèn)題，就封裝到FPGA中。

關(guān)注電子行業(yè)精彩資訊，關(guān)注華強(qiáng)資訊官方微信，精華內(nèi)容搶鮮讀，還有機(jī)會(huì)獲贈(zèng)全年雜志。

關(guān)注方法：添加好友→搜索“華強(qiáng)微電子”→關(guān)注

或微信“掃一掃”二維碼