· 新的DSP架構充分考慮了控制流程處理和數(shù)字信號處理的需求，可用于高端智能手機、機器通信和無線連接芯片設計

· 可擴展VLIW/SIMD架構支持定點和浮點運算，提供無與倫比的性能和能效

· 引入創(chuàng)新的調制解調器架構設計，將DSP、協(xié)處理器、硬件加速器、存儲器和系統(tǒng)接口等設計更好的整合在一起

· 新型CEVA-X系列針對2G/3G/4G/5G調制解調器的multi-RAT多載波PHY控制處理器系列，CEVA-X4是其中的首款產品

21ic訊 CEVA公司日前推出新型CEVA-X DSP 架構框架，重新定義了基帶應用中控制和數(shù)據平面處理的性能和能效。憑借CEVA在基帶處理器上有深厚的積累(迄今已有超過60億設備內建了CEVA的處理器技術)，新的CEVA-X架構可以勝任日益復雜的基帶設計，適用于廣泛的應用場景，包括LTE-Advanced 物理層控制、機器通信(MTC)和無線連接技術等。

新型CEVA-X使用可擴展的VLIW/SIMD架構、高達128位SIMD、可變流水線長度和支持定點運算和浮點運算。與前一代CEVA-X相比，新型CEVA-X可以提供2倍以上的DSP性能，而功耗卻低50%。這種架構還包括專用32位零延遲指令集架構(Instruction Set Architecture, ISA)、32位硬件除法和乘法、動態(tài)分支預測和超快上下文轉接，以提供現(xiàn)代基帶設計要求的高效控制處理。

CEVA-X4 – Multi-RAT PHY控制處理器

CEVA-X4是基于新型CEVA-X DSP架構的首款內核，瞄準 2G/3G/4G/5G基帶中multi-RAT多載波P物理層控制處理中最復雜的工作負荷。

Linley Group的高級分析員Mike Demler評論道：“由于業(yè)界采用LTE Advanced Pro，并有望達到1Gbps的蜂窩下載速度，因此，目前的調制解調器架構將需要進行全面革新，以滿足目前嚴格的性能和功率限制要求。CEVA利用這種新的基帶處理器架構，將其高性能DSP與實時控制能力有效結合，以處理整個基帶系統(tǒng)，從而應對這種需求。此外，CEVA-X4利用其先進的特點，如并行處理高達5個載波分量，為客戶提供邁向5G的路線圖。”

CEVA-X4專為解決新一代調制解調器設計中面臨的三個最關鍵挑戰(zhàn)而設計：

· 高效控制處理：對于多載波聚合來說，L1 PHY控制處理顯著增加。例如，并行處理高達5個載波分量和在多個載波上順序處理多個PHY控制任務，需要新一代Rel-13 LTE Advanced Pro調制解調器。

· 強大的DSP處理：需要顯著提高DSP的性能以支持繁重的LTE工作負荷，包括逐個信道測量、校正和解碼，以及其他RAT標準。

· 先進的系統(tǒng)控制：為了以較低的延時限制方式處理系統(tǒng)中的多個加速器、DSP和共處理器，需要開展復雜的系統(tǒng)調度和數(shù)據通信管理。

為了應對這些挑戰(zhàn)，CEVA-X4以高效方式組合了一組獨特的基帶優(yōu)化特點和功能，這種128位寬 VLIW/SIMD處理器在4個相同的標量處理單元(SPU)中具有8個MAC，并有10段流水線，且采用16nm工藝以1.5GHz運行，從而實現(xiàn)每秒160億次運算(GOPS)。處理器的高效控制特性包括整數(shù)流水線、帶有硬件除法和乘法的全面32位RISC ISA及分支目標緩沖器(BTB)，CoreMark / MHz評分為4.0分，比目前智能手機中使用的最成熟內部DSP高60%(每線程)。

對于系統(tǒng)控制來說，CEVA-X4利用創(chuàng)新性的CEVA-Connect™技術協(xié)調整個PHY系統(tǒng)，包括DSP、共處理器、加速器、存儲器和系統(tǒng)界面，為調制解調器設計提供了一種整體方法。它配備了專用硬件共處理器接口，引入了無需軟件干預的自動數(shù)據和控制通信管理機制。其存儲器子系統(tǒng)支持先進的非阻塞2-way或4-way Cache機制，并具有硬件和軟件預取能力。

CEVA無線業(yè)務部門副總裁兼總經理Michael Boukaya評論道：“構建現(xiàn)代基帶非常復雜，需要一種新的方法來解決系統(tǒng)設計的瓶頸。CEVA-X4幫助授權客戶開發(fā)最簡化多模調制解調器系統(tǒng)架構，以實現(xiàn)DSP和控制處理的完美平衡。CEVA-X4比前一代PHY控制DSP實現(xiàn)了巨大改進，是我們二十多年以來在該行業(yè)積累了深厚基帶專業(yè)技術的體現(xiàn)，確保CEVA-X4能完美滿足下一代4G和5G標準的最苛刻要求。”