賽靈思公司（ Xilinx, Inc. (NASDAQ: XLNX) ）宣布65nm Virtex-5 SXT FPGA平臺(tái)新增針對(duì)高性能數(shù)字信號(hào)處理（DSP）而優(yōu)化的Virtex™-5 SXT240T器件。該器件高達(dá)528GMACs的乘法累加性能和超過190 GFLOPS的單精度浮點(diǎn)DSP性能，為廣播視頻、醫(yī)療成像、無線通信、國(guó)防和高性能計(jì)算等應(yīng)用的開發(fā)人員提供了可配置DSP解決方案。

新推出的這款65nm Virtex-5 SXT240T器件集成了1056個(gè)25 x 18 位的DSP48E邏輯片，設(shè)計(jì)人員可結(jié)合專用布線資源實(shí)現(xiàn)可擴(kuò)展的信號(hào)處理鏈。每個(gè)DSP48E 邏輯片典型動(dòng)態(tài)功耗僅為1.4mW/100MHz ，不需要犧牲性能即可實(shí)現(xiàn)高效的電源管理。此外，SX240T擁有超過18Mbit的塊RAM用于存儲(chǔ)數(shù)據(jù)和系數(shù)，還有24個(gè)高速GTP串行收發(fā)器，每個(gè)都可支持高達(dá)3.75Gbps的數(shù)據(jù)速率。更高的DSP帶寬結(jié)合存儲(chǔ)器和高速串行連接使設(shè)計(jì)人員可以在印刷電路板上使用更少的器件，從而降低總體系統(tǒng)成本和功耗，與此同時(shí)仍然可以滿足嚴(yán)格的性能要求。 

為支持SXT240T器件，賽靈思還推出了浮點(diǎn)運(yùn)算（FPO）IP內(nèi)核 4.0版。新版FPO IP內(nèi)核優(yōu)化使用25 x 18 位的DSP邏輯片來完成浮點(diǎn)乘法運(yùn)算，所需的資源僅為此前版本的一半。SXT240T 器件和FPO IP 內(nèi)核相結(jié)合可以為高性能計(jì)算、醫(yī)療成像和國(guó)防應(yīng)用提供超過190  GFLOPS單精度浮點(diǎn)DSP性能。如此高的DSP性能使 SXT240T 的單精度浮點(diǎn)乘法運(yùn)算能力比競(jìng)爭(zhēng)器件高出63%，單精度浮點(diǎn)加法運(yùn)算能力高出125%。

XtremeDSP工具
設(shè)計(jì)人員可以利用XtremeDSP解決方案開發(fā)工具包（包括 System Generator for DSP 和AccelDSP™ 綜合工具）創(chuàng)建使用SXT240T 的DSP設(shè)計(jì)。利用這些工具，可以方便地將利用The MathWorks™公司受歡迎的MATLAB® 和 Simulink® DSP 建模環(huán)境開發(fā)的DSP算法在FPGA硬件中實(shí)現(xiàn)。System Generator for DSP 為賽靈思在Simulink 環(huán)境中提供了優(yōu)化的DSP 模塊組、網(wǎng)表生成和硬件在環(huán)協(xié)同仿真（hardware-in-the-loop co-simulation）插件。AccelDSP綜合工具進(jìn)一步擴(kuò)展了這些能力，還包括了定點(diǎn)轉(zhuǎn)換、設(shè)計(jì)試探以及浮點(diǎn)MATLAB算法RTL生成功能。  
 
價(jià)格和供貨情況
客戶現(xiàn)在就可以利用最新的ISE 10.1.01設(shè)計(jì)套件開始為下一代產(chǎn)品進(jìn)行基于SXT240T 的設(shè)計(jì)。器件的最初樣品將于2008年第3季度提供，并有望于第4季度實(shí)現(xiàn)全面量產(chǎn)。這些器件的價(jià)格現(xiàn)在就可提供；客戶可以聯(lián)絡(luò)賽靈思授權(quán)代表獲得報(bào)價(jià)。浮點(diǎn)運(yùn)算IP內(nèi)核V4.0作為ISE10.1.01設(shè)計(jì)套件中內(nèi)核生成器（Core Generator）系統(tǒng)標(biāo)準(zhǔn)IP庫(kù)的一部分向客戶免費(fèi)提供。