安森美半導體(ON Semiconductor)擴展定制晶圓代工能力，推出新的具價格競爭力、符合業(yè)界標準的0.18微米(µm) CMOS工藝技術。

這ONC18工藝是開發(fā)低功率及高集成度數(shù)字及混合信號專用集成電路(ASIC)的極佳平臺，用于汽車、工業(yè)及醫(yī)療應用?；贠NC18工藝的方案將在安森美半導體位于美國俄勒岡州Gresham的8英寸晶圓制造廠制造，因此，預期對于尋求遵從國際武器貿易規(guī)章(ITAR)的合作伙伴、在美國國內生產的美國軍事應用設計人員而言，也具備吸引力。

安森美半導體定制及晶圓代工分部總經(jīng)理Rick Whitcomb說：“ONC18工藝使汽車、工業(yè)、醫(yī)療和軍事部門的設計人員可開發(fā)集成的低功率數(shù)字及混合信號ASIC，既快速又符合高性價比。這工藝的‘在岸’制造屬性尤其適用于美國軍事客戶，同時這工藝的持續(xù)開發(fā)計劃進一步彰顯安森美半導體致力于定制晶圓代工業(yè)務?！?/p>

ONC18工藝適合于要求多達1,000萬門的ASIC，具有4到6層金屬，讓設計人員集成1.8伏(V)內核電壓及1.8 V和3.3 V輸入/輸出(I/O)?；旌闲盘栐O計用元件包括多種電阻，以及額定值[每平方微米1.0飛(femto，即10-15)法(fF/µm2)]和高量值(2.0 fF/µm2)的可堆疊金屬-絕緣體-金屬(MIM)電容。這基礎工藝支持擴展的模塊化0.18 µm雙極型-CMOS-DMOS(BCD)工藝，以及高壓工藝路線圖。

支持安森美半導體這新工藝的設計套件提供全面的I/O及存儲器庫。高密度內核的門密度及功率消耗分別是每平方毫米124,000門(即124 K gates/mm2 )和每門每兆赫茲46微瓦(即46 µW/ MHz/gate)，混合信號內核單元的門密度及功率消耗分別是每平方毫米120,000門和每門每兆兆赫28微瓦。存儲器選擇包括1.1兆比特( Mb)同步單端口及512千比特(Kb)雙端口靜態(tài)隨機存取存儲器(SRAM)，以及1.1 Mb高密度、低泄漏過孔可編程只讀存儲器(ROM)。 ONC18平臺的后續(xù)開發(fā)將使安森美半導體能夠提供更強的混合信號能力及更高電壓處理選擇。

新工藝的設計方法兼容于常見的數(shù)字及模擬/混合信號計算機輔助設計(CAD)工具，包括Cadence®、Synopsys®及Mentor Graphics®等工具。安森美半導體的專長服務，如用于原型制造的先進裸片接合(stitching)及往復(shuttle)服務，也可用于基于ONC18的設計。