JasperGold形式驗證平臺新應用Superlint和Clock Domain Crossing助邏輯設計人員將IP開發(fā)時間縮短四周

楷登電子(美國Cadence公司)今日正式發(fā)布JasperGold® 形式驗證平臺擴展版，引入高級形式化驗證技術的JasperGold Superlint和Clock Domain Crossing (CDC)應用，以滿足JasperGold形式驗證技術在RTL設計領域的簽核要求。較現(xiàn)有驗證解決方案，Superlint和CDC應用提高了IP設計質量，后期RTL變更最高減少80%， IP開發(fā)時間縮短4周。如需了解更多關于JasperGold技術用于RTL簽核的詳細內容，請參訪www.cadence.com/go/rtlsignoff。

當今設計變得更為龐大復雜，開發(fā)在多個系統(tǒng)級芯片(SoC)中重復使用的強健IP，來提高設計人員生產力的需求日益突出。之前在網表實現(xiàn)階段的簽核檢查現(xiàn)在需要在RTL設計階段完成，但傳統(tǒng)的靜態(tài)lint和CDC工具無法有效保證高質量的RTL代碼。

采用全新JasperGold形式化RTL 簽核技術，設計人員可以利用更加豐富的功能檢查和形式化智能調試來減少違例噪音，這正是目前最為緊迫的RTL簽核挑戰(zhàn)之一。通過與強大的JasperGold Visualize ™ 調試環(huán)境充分集成，JasperGold Superlint和CDC應用利用成熟的形式化智能技術來提高RTL設計的調試效率。此外，兩個應用都整合了Cadence已有的形式化能力來增強各種過濾機制?，F(xiàn)在，設計人員可以在驗證和實現(xiàn)階段使用穩(wěn)健、可復用、無CDC問題的RTL代碼來實現(xiàn)簽核，不僅縮短了整體上市時間，還顯著提高了設計質量。

“日益緊張的項目進度和IP質量壓力讓高效RTL 簽核成為開發(fā)的重要組成部分，”Cadence數(shù)字和簽核事業(yè)部及系統(tǒng)和驗證事業(yè)部高級副總裁兼總經理Anirudh Devgan博士說道。“基于公認的JasperGold平臺，Cadence將其業(yè)界領先的形式驗證技術引入RTL簽核，幫助邏輯設計人員在更短的時間內開發(fā)出更加穩(wěn)健和可復用的IP代碼。”

Cadence全新的Superlint應用集成了傳統(tǒng)RTL linting和形式驗證功能，通過RTL自動生成最完整的功能檢查集。同樣，在Cadence® JasperGold形式模擬器或Xcelium™ 并行模擬器環(huán)境下，CDC應用為嚴格的CDC驗證提供亞穩(wěn)態(tài)插入流程，實現(xiàn)更完整的簽核。

客戶認可

“ARM一年前就已經采納了JasperGold Superlint應用，成功改進RTL 簽核，縮短產品上市時間。通過在設計期間提前數(shù)周發(fā)現(xiàn)錯誤，后期RTL變更大幅減少，并在功能驗證階段節(jié)省更多時間。”

——ARM技術服務事業(yè)部副總裁兼總經理霍布森·布爾曼(Hobson Bullman)

“JasperGold CDC應用幫助我們在RTL簽核早期即可發(fā)現(xiàn)CDC的功能性及結構性問題并完成糾錯，提高了設計質量，每個IP的設計和驗證可以節(jié)省2-4周。”

——STMicroelectronics設計經理大衛(wèi)·維森佐尼(David Vincenzoni)

針對RTL簽核， 全新JasperGold Superlint和CDC應用創(chuàng)新地擴展了Cadence驗證套件。新應用支持Cadence系統(tǒng)設計實現(xiàn)戰(zhàn)略(SDE)，協(xié)助系統(tǒng)和半導體公司更高效地創(chuàng)建完整、差異化的終端產品。驗證套件包括領先的核心引擎、驗證架構技術和解決方案，提高設計質量，增加吞吐率，滿足各類應用程序和垂直市場的驗證需求。