AD5766/AD5767 是 16 通道、16 位/16 位 denseDAC® 數(shù)模轉(zhuǎn)換器 (DAC)，采用 +2.5 V 外部基準(zhǔn)電壓源，經(jīng)配置可產(chǎn)生最小電壓 −20 V 到最大電壓+14 V的多種輸出電壓范圍，同時(shí)提供每通道最高20 mA的輸出電流。

AD5766/AD5767 集成了模擬擾動(dòng)功能，可以找到最佳直流偏置點(diǎn)，并使調(diào)制器保持正交，適用于磷化銦 Mach Zehnder 調(diào)制器 (InP MZM)，如應(yīng)用筆記 AN-1446——“AD5767 中的擾動(dòng)生成”所述。

當(dāng)模擬擾動(dòng)輸入的模擬輸入頻率或幅度特性不滿足給定調(diào)制器范圍的應(yīng)用要求時(shí)，DAC 本身可生成數(shù)字?jǐn)_動(dòng)或任意波形。

本應(yīng)用筆記的目的是討論涉及輸出信號(hào)的數(shù)字?jǐn)_動(dòng)。

圖1顯示了 AD5766/AD5767 的功能框圖。

圖 1.AD5766/AD5767 功能框圖

AD5766/AD5767 中的擾動(dòng)詳情

如何生成數(shù)字?jǐn)_動(dòng)

通過連續(xù)更新 DAC 寄存器，可以數(shù)字化地生成正弦波、方波、三角波或任意波形。為了保證從 DAC 所產(chǎn)生離散樣本重構(gòu)的信號(hào)具有更高的性能，必須了解一些基本原理。最大更新速率或每秒更新次數(shù) (UPS) 必須以給定分辨率的輸出的建立能力為限。

第一步是分析 VOUTx 引腳更新涉及到的步驟。

1. 將一個(gè)新值寫入輸入寄存器，如圖 2 所示。

2. 數(shù)字模塊處理該命令并更新 DAC 寄存器，如圖 3 所示。

3. VOUTx 電壓開始建立到寫入寄存器的新數(shù)字碼所定義的電壓(見圖 4)。

4. 經(jīng)過一段可變時(shí)間后(如圖 4 所示)，輸出穩(wěn)定在新數(shù)字碼所定義的電壓的一定容差范圍內(nèi)，通常在最終數(shù)字碼的 ±0.5 LSB 范圍。

圖 2.VOUTx 更新，步驟 1

圖 3.VOUTx 更新，步驟 2

圖4.VOUTx 更新，步驟 3 和步驟 4

通常，導(dǎo)致 DAC 從步驟1前進(jìn)到步驟4的時(shí)間越短，則生成的樣本數(shù)或每秒更新次數(shù)越多。這有兩重含義：首先，生成的輸出越多，生成的輸出信號(hào)就越平滑;其次，可以生成更高的頻率。

如何最大限度提高更新速率

默認(rèn)情況下，每秒可生成的最大更新次數(shù)受限于新數(shù)字碼經(jīng)歷上述所有步驟所花費(fèi)的時(shí)間。本節(jié)分析所有步驟及其對(duì)建立時(shí)間的影響。

步驟 1 取決于數(shù)字時(shí)鐘，在最大時(shí)鐘速率 (50 MHz) 下，其最短時(shí)間為 20 ns×24 位 = 480 ns，不考慮其他時(shí)間限制，例如最小 SYNC 高電平時(shí)間。在此情況下，最大更新速率以 5 µs 為限。

步驟 2、步驟 3 和步驟 4 中所述的特定條件下的輸出電壓建立時(shí)間參見 AD5766/AD5767 數(shù)據(jù)手冊(cè)的“技術(shù)規(guī)格”部分。在此情況下，數(shù)字碼從 ¼ 量程躍遷到¾量程且容差范圍為 0.5 LSB 時(shí)，輸出電壓建立時(shí)間約為 10 μs。

總之，對(duì)于 0.5 LSB 誤差范圍，在沒有任何壓縮方案的情況下，可以認(rèn)為總更新時(shí)間約為 10 μs。

若應(yīng)用一些壓縮技術(shù)來優(yōu)化和縮短更新時(shí)間，則可以改善上述更新時(shí)間。

第一種技術(shù)是基于并行化活動(dòng)，即在 VOUTx 電壓仍在建立的同時(shí)(步驟 4)，傳輸新數(shù)字碼(步驟 1)。

這就是無(wú)損精密技術(shù)。

根據(jù) AD5767 數(shù)據(jù)手冊(cè)中的技術(shù)規(guī)格，建立時(shí)間條件(步驟 2、步驟 3 和步驟 4) 指的是 5 V 階躍。當(dāng) DAC 壓擺率為 1 V/μs 時(shí)，DAC 大約需要 5 μs 來處理命令(步驟 2)，還需要大約 5μs 來使 VOUTx 穩(wěn)定(步驟 3 和步驟 4)。

請(qǐng)注意，5μs 建立時(shí)間是針對(duì) ½ 量程躍遷。其他電壓躍遷所需的時(shí)間可通過下式計(jì)算：

1 µs × ΔVOUTx = 建立時(shí)間

在此情況下，5 V 設(shè)置的更新速率時(shí)間為 10 μs - 480 ns = 9.52 μs。

圖 5 顯示了這種無(wú)損精密技術(shù)的原理，正弦波、鋸齒波或三角波信號(hào)生成中常見的小階躍變化建議使用這種技術(shù)。

圖 5.無(wú)損傳輸

另一種壓縮技術(shù)更激進(jìn)，導(dǎo)致 DAC 有效分辨率會(huì)有所損失。此方法是在處理前一個(gè)命令之前不久更新 DAC。在此情況下，更新速率可以高達(dá) 5 μs - 480 ns，這是數(shù)字處理命令時(shí)間，如圖 6 所示。這種方法建議用于較大階躍情況，如方波生成。

圖 6.更激進(jìn)的更新技術(shù)

然而，這種技術(shù)有三個(gè)缺點(diǎn)：輸出建立不完全;必須考慮放大器的增益帶寬 (GBW);數(shù)模轉(zhuǎn)換毛刺和數(shù)字饋通效應(yīng)不可忽略。

實(shí)際例子

要生成數(shù)字信號(hào)，必須考慮若干因素，例如輸出頻率、更新速率和通道數(shù)。

要在單個(gè)通道中生成 1 kHz 正弦波信號(hào)，假設(shè)每周期 10 個(gè)樣本，則更新速率為 10,000 UPS。輸出信號(hào)如圖 7 所示。

圖 7.利用 AD5766/AD5767 生成 1 kHz 正弦波，更新速率為 10,000 UPS

要生成 20 kHz 正弦波信號(hào)，假設(shè)每周期 9 個(gè)樣本，則更新速率為 180,000 UPS。輸出信號(hào)如圖 8 所示。

圖 8.利用 AD5766/AD5767 生成 20 kHz 正弦波，更新速率為 180,000 UPS

要生成 10 kHz 正弦波信號(hào)，假設(shè)每周期 7 個(gè)樣本且有 4 個(gè)通道，則更新速率為 1 × 25 × 4 = 100,000 UPS。輸出信號(hào)如圖 9 所示。

圖 9.利用 AD5766/AD5767 生成 1 kHz 正弦波，4 通道，更新速率為 100,000 UPS

為了比較頻率和每周期樣本(本例為 5 個(gè))的性能，請(qǐng)參見圖 10。

圖 10.利用 AD5766/AD5767 生成 10 kHz 正弦波，4 通道，更新速率為 200,000 UPS

請(qǐng)注意，圖 9 和圖 10 中不同通道的相位并未匹配;因此，所有正弦波都是用相位 0 生成的。隨著通道順序更新，可觀察到相位延遲。

DAC 輸出效應(yīng)

生成數(shù)字信號(hào)時(shí)，鄰道中可觀察到串?dāng)_，尤其是在更新速率頻率下，其通常是較高的信號(hào)音，如圖 11 所示。

圖 11.鄰道中的模擬串?dāng)_