以低吞吐量運行SAR ADC可以實現(xiàn)多種優(yōu)勢。通過增加轉(zhuǎn)換操作之間的時間，可以放寬系統(tǒng)濾波器要求，增加獲取輸入信號及從ADC抽取數(shù)據(jù)的時間。由于ADC的采集周期是轉(zhuǎn)換周期中讀取數(shù)據(jù)最常用的區(qū)域，因此，延長采集周期將放寬數(shù)字主機的要求?？梢圆捎弥鳈C輸出-從機輸入(MOSI)時鐘速率較慢的低端處理器。例如，AD7980 16位SAR ADC的額定采樣速率最高為1 MSPS。

ADC的繁忙周期的最大額定值為710 ns，讀取數(shù)據(jù)的時間只剩下290 ns。要輸出16位數(shù)據(jù)要求時鐘周期不超過18 ns(或者不低于55 MHz左右)。然而，如果器件運行時的吞吐量為100 ksps，結(jié)果會使采集時間(數(shù)據(jù)讀取周期)從290 ns增至9290 ns。降低ADC采樣速率后，可以放寬串行時鐘要求，并把最小串行時鐘頻率改為2 MHz左右。在放寬數(shù)字主機要求以外，延長采集時間后，由于增加了建立時間，因此，還可以選擇使用低功耗和低帶寬ADC驅(qū)動器。

只要ADC支持需要的系統(tǒng)連續(xù)時間信號帶寬，就可以考慮使用額定最大吞吐量較低的ADC(如AD7988-1)，以降低系統(tǒng)成本。AD7988-1是與AD7980同系列的一款100 ksps SAR ADC器件，它以較低的價格提供了相同的性能。如圖1所示，器件的功耗與采樣速率呈線性關(guān)系，因為多數(shù)功耗發(fā)生在活躍轉(zhuǎn)換周期中。減少轉(zhuǎn)換過程的次數(shù)，消耗的電量也會減少。速率為100 ksps時，AD7980(或AD7988-1)的功耗約為AD7980以1 MSPS的速率采樣時的十分之一。

在單通道16位偽差分AD7980以外，ADI系列同時提供AD7902。這是一款雙通道16位偽差分同步采樣ADC，其額定采樣速率為1 MSPS。在傳播時間等應(yīng)用中，可以利用同步采樣系統(tǒng)來抽取信號相位信息。我們收集了AD7902以1 MSPS和15.625 ksps(1 MSPS的1/64)的速率對10 kHz信號音采樣時的實驗室結(jié)果。運用等式4，欠采樣10 kHz信號音的基頻應(yīng)該出現(xiàn)在DFT頻段中，該頻段跨度為5.625 kHz?？梢钥闯觯诜夏慰固貥藴实牟蓸优c欠采樣配置之間，無幅度信息丟失。但重構(gòu)信號將為原始連續(xù)時間輸入的第一奈奎斯特區(qū)混疊表示。

欠采樣可能具有優(yōu)勢的另一個例子是多通道順序采樣數(shù)據(jù)采集系統(tǒng)。這些系統(tǒng)一般由一個SAR ADC構(gòu)成，帶有一個多路復(fù)用模擬前端，以固定間隔按已知順序轉(zhuǎn)換。在這種情況中，各個通道的有效采樣速率以系統(tǒng)中使能通道數(shù)的函數(shù)下降。例如，在一個八通道系統(tǒng)中，如果SAR ADC運行于1 MSPS下，則每隔八個樣本代表一個相應(yīng)的通道。因此，給定通道的采樣速率僅為1 MSPS的1/8(125 ksps)?？梢钥吹剑谝粋€多路復(fù)用順序采樣系統(tǒng)中，單個通道的奈奎斯特頻率是如何快速降低的。

ADI公司提供AD7091R-8，這是一款超低功耗的12位、八通道1 MSPS SAR ADC，內(nèi)置一個基準電壓源和一個用戶可編程的通道序列器。該器件采用4 mm x 4 mm LFCSP微型封裝，工作于3 V電源和1 MSPS采樣速率時，其功耗不高于1.7 mW。在AD7091R-8上，如果使能全部八個通道，器件就會按從通道0到通道7的順序，自動重復(fù)順序采樣。當(dāng)ADC的采樣速率為1 MSPS時，每個通道將以125 ksps的速率采樣。因此，相對于1 MSPS單通道系統(tǒng)，給定通道的奈奎斯特頻率從500 kHz降低到62.5 kHz。在多路復(fù)用器的一個通道上監(jiān)控75 kHz信號音，結(jié)果會產(chǎn)生連續(xù)時間信號的混疊表示，其基頻為50 kHz。如后續(xù)各圖所示，當(dāng)通過使能AD7091R-8上的額外通道修正奈奎斯特標準時，動態(tài)性能并未下降。

本文闡述了這樣一種想法：在通信系統(tǒng)以外，有些應(yīng)用可以用到欠采樣理論。這些應(yīng)用可能包括RMS-DC轉(zhuǎn)換、交流應(yīng)變計、傳播時間、超聲電平測量和多路復(fù)用采樣。用SAR ADC實現(xiàn)欠采樣系統(tǒng)可能帶來巨大的性能和功耗優(yōu)勢。不但可以放寬系統(tǒng)的總體限制，同時還能實現(xiàn)電路的總體目標。