620)this.width=620;\" border=\"0\" />
摘要:設(shè)計(jì)并實(shí)現(xiàn)了基于PCI總線和CPLD技術(shù),通過用戶軟件控制多種類型、參數(shù)信號生成的信號發(fā)生器,詳細(xì)介紹了設(shè)計(jì)中主要軟、硬件的設(shè)計(jì)實(shí)現(xiàn)方法。本系統(tǒng)可以方便地實(shí)現(xiàn)各種常見的電磁信號的生成,并可以在本系統(tǒng)的基
通用通信信號發(fā)生器是通信系統(tǒng)設(shè)計(jì)、仿真和電磁環(huán)境模擬的重要要素。借鑒“軟件無線電”的設(shè)計(jì)思想,將硬件設(shè)計(jì)與電路軟件編程相結(jié)合,給出了MSK調(diào)制設(shè)計(jì)方案。其中,硬件設(shè)計(jì)電路產(chǎn)生的最小頻移鍵控MSK信號是后續(xù)GMSK等信號產(chǎn)生的基礎(chǔ)。介紹基于正交調(diào)制的MSK調(diào)制信號設(shè)計(jì),并利用SystemView軟件進(jìn)行仿真,從而為通用通信信號發(fā)生器的設(shè)計(jì)提供借鑒。
通用通信信號發(fā)生器是通信系統(tǒng)設(shè)計(jì)、仿真和電磁環(huán)境模擬的重要要素。傳統(tǒng)的通信信號發(fā)生器是由硬件組合構(gòu)成,存在硬件規(guī)模大、成本高、不易于擴(kuò)展等缺點(diǎn)。借鑒“軟件無線電”的設(shè)計(jì)思想,利用基本硬件電路在軟件編程的控制下生成通信信號的方法.提出了一種基于正交調(diào)制的信號生成器的設(shè)計(jì)方案。
基于ARM的信號發(fā)生器人機(jī)交互系統(tǒng)設(shè)計(jì)
通過對囀音信號進(jìn)行簡化處理。將復(fù)雜的囀音信號轉(zhuǎn)換為簡單的純音信號。在此基礎(chǔ)上,利用DDS技術(shù)對純音信號進(jìn)行數(shù)字化處理,并通過CVI強(qiáng)大的信號分析和處理函數(shù)得到單周期純音信號所對應(yīng)的離散幅值。同時(shí)設(shè)計(jì)了硬件電路。對構(gòu)造的囀音信號進(jìn)行輸出。此外,還提出了對該系統(tǒng)進(jìn)行拓展的可行性及優(yōu)化的著眼點(diǎn)。
提出了一種基于DDS(Direct Digital Synthesize)AD9850的頻率、相位、幅值均可調(diào)節(jié)的正弦信號發(fā)生器。該正弦信號發(fā)生器采用AT89S52單片機(jī)為控制器,D/A轉(zhuǎn)換器TLC5615與乘法器AD534相結(jié)合。實(shí)現(xiàn)輸出正弦信號幅值可控,采用AD8ll控制輸出正弦信號電壓幅值,產(chǎn)生50 H2~3 kHz頻段的正弦波,步進(jìn)頻率為50 Hz。該信號發(fā)生器可應(yīng)用在交變磁場測量儀和試驗(yàn)儀器、工程設(shè)計(jì)的函數(shù)發(fā)生器中。
本文給出了一種基于FPGA和AD9957的側(cè)音測距信號發(fā)生器設(shè)計(jì),設(shè)計(jì)過程中充分利用了FPGA中特有的IP CORE來實(shí)現(xiàn)設(shè)計(jì)中所需的DDS、乘法器、加法器及查找表的功能,這樣不僅簡化了實(shí)現(xiàn)程序,而且節(jié)省了資源。同時(shí)通過外圍控制模塊的設(shè)計(jì),實(shí)現(xiàn)了靈活的參數(shù)可控性能。
如圖所示為多頻信號發(fā)生器。SJT、VTl等構(gòu)成晶體振蕩器。這里石英晶體SJT作為一個等效電感,其等效Q值極高,其它元件和雜散參數(shù)對振蕩頻率的影響極微,故頻率穩(wěn)定度很高。VT2等構(gòu)成源極跟隨器,以獲得較低的輸出阻抗
如圖所示的450/800Hz振蕩電路是一只變壓器耦合振蕩器。該頻率的變換是通過改變振蕩槽路變量器Tl的抽頭取得不同電感量來實(shí)現(xiàn)。將信號控制開關(guān)S扳向“1”擋,振蕩回路C4與Tl的l-2端并接,頻率為800Hz,經(jīng)VT2射極輸出至
1488kHz主振器用石英晶體諧振器穩(wěn)頻,其輸出由分頻器進(jìn)行分頻,而得到4kHz、12kHz、124kHz三種不同的方波信號輸出。電路如圖所示。三極管VTl、VT2、VT4、VT6:3DG6C、β=50~85,VT3:3CG3D、β=50~85,VT5:3DGl30