保障系統(tǒng)信號(hào)完整性測(cè)量，您必須知道的探頭ABC

基于DSP的列車應(yīng)變力測(cè)試系統(tǒng)設(shè)計(jì)

本文介紹了基于TMS320VC33 DSP芯片的應(yīng)變力測(cè)試系統(tǒng)的設(shè)計(jì)，給出了結(jié)構(gòu)原理框圖，并圍繞DSP設(shè)計(jì)了測(cè)試系統(tǒng)的中斷、復(fù)位子系統(tǒng)、存儲(chǔ)子系統(tǒng)和通信子系統(tǒng)。同時(shí)還對(duì)測(cè)試系統(tǒng)進(jìn)行了信號(hào)完整性分析。

信號(hào)完整性分析基礎(chǔ)系列之五--抖動(dòng)的分類

10G-32G數(shù)字系統(tǒng)信號(hào)完整性測(cè)量技術(shù)白皮書

前言 云計(jì)算等高速數(shù)字系統(tǒng)是后IT時(shí)代推動(dòng)力量之一。 云計(jì)算和其他高速數(shù)字系統(tǒng)對(duì)數(shù)據(jù)帶寬要求非常巨大，使得整個(gè)系統(tǒng)的單根信號(hào)速率突破10Gbps，20Gbps甚至達(dá)到28Gbps的超高數(shù)量級(jí)。超過10GHz的數(shù)字系統(tǒng)，對(duì)各種

信號(hào)完整性分析基礎(chǔ)之六--直方圖在抖動(dòng)分析中的應(yīng)用

信號(hào)完整性分析基礎(chǔ)系列之二--關(guān)于眼圖測(cè)量（下）

信號(hào)完整性分析基礎(chǔ)系列之三--串行數(shù)據(jù)測(cè)試中的CDR

信號(hào)完整性分析基礎(chǔ)系列之二十二—— 自定義二階PLL

概述本文介紹了自定義二階PLL，說(shuō)明了它如何正確應(yīng)用于串行數(shù)據(jù)測(cè)量中以提高眼圖和抖動(dòng)測(cè)量精度。抖動(dòng)定義的是邊沿的時(shí)序不確定性。為了確定串行數(shù)據(jù)信號(hào)邊沿的時(shí)序不確定性，邊沿需要和一個(gè)參考的時(shí)鐘邊沿進(jìn)行比較。

信號(hào)完整性的常用的三種測(cè)試方法

　　信號(hào)完整性的測(cè)試手段主要可以分為三大類，下面對(duì)這些手段進(jìn)行一些說(shuō)明。 　　抖動(dòng)測(cè)試 　　抖動(dòng)測(cè)試現(xiàn)在越來(lái)越受到重視，因?yàn)閷Ｓ玫亩秳?dòng)測(cè)試儀器，比如TIA(時(shí)間間隔分析儀)、SIA3000，價(jià)格非常昂貴

信號(hào)完整性分析基礎(chǔ)之七——JitterTrack在抖動(dòng)分析中的應(yīng)用

在上一篇文章中我們介紹了直方圖的概念以及如何使用直方圖的方法來(lái)分析抖動(dòng)（也即從統(tǒng)計(jì)域的角度來(lái)分析）。從抖動(dòng)的直方圖中我們可以看出抖動(dòng)的分布特征（隨機(jī)分布、雙峰分布等），通過測(cè)試直方圖的標(biāo)準(zhǔn)

信號(hào)完整性分析系列之八——抖動(dòng)的頻域分析

在上兩篇文章中，我們分別介紹了直方圖（統(tǒng)計(jì)域分析）和抖動(dòng)追蹤（時(shí)域分析）在抖動(dòng)分析中的應(yīng)用。從抖動(dòng)的直方圖和抖動(dòng)追蹤波形上我們可以得到抖動(dòng)的主要構(gòu)成成分以及抖動(dòng)參數(shù)的變化趨勢(shì)。如需對(duì)抖動(dòng)的

信號(hào)完整性分析基礎(chǔ)之十——串行數(shù)據(jù)測(cè)試的總體抖動(dòng)算法

在高速串行數(shù)據(jù)的測(cè)試中，抖動(dòng)的測(cè)試非常重要。在串行數(shù)據(jù)的抖動(dòng)測(cè)試中，抖動(dòng)定義為信號(hào)的邊沿與其參考時(shí)鐘之間的偏差。對(duì)于抖動(dòng)測(cè)量值的量化，通常有抖動(dòng)的峰峰值和有效值這兩個(gè)參數(shù)。不過，抖動(dòng)的峰峰

信號(hào)完整性基礎(chǔ)系列之十一——力科SDA的三種抖動(dòng)分解方法

在通訊和PC行業(yè)，高速串行信號(hào)越來(lái)越普及，在使用示波器測(cè)量和分析這類信號(hào)時(shí)，通常要求測(cè)量總體抖動(dòng)（Total jitter，簡(jiǎn)稱Tj）和固有抖動(dòng)（Deterministic jitter，簡(jiǎn)稱Dj），驗(yàn)證是否滿足相關(guān)規(guī)范的要求

信號(hào)完整性基礎(chǔ)系列之十三——ISI和ISI Plot

一，關(guān)于ISI的文章典籍有哪些？關(guān)于ISI，有兩本比較有名的SI著作中有提到。在Intel的三位工程師合著的《高速數(shù)字系統(tǒng)設(shè)計(jì)——互連理論和設(shè)計(jì)實(shí)踐手冊(cè)》(p65-p66)中，對(duì)ISI的解釋是：“當(dāng)信號(hào)沿傳輸線傳

高手支招，電路板設(shè)計(jì)中如何確保信號(hào)完整性？

信號(hào)完整性(SI)問題解決得越早，設(shè)計(jì)的效率就越高，從而可避免在電路板設(shè)計(jì)完成之后才增加端接器件。SI設(shè)計(jì)規(guī)劃的工具和資源不少，本文探索信號(hào)完整性的核心議題以及解決SI問題的幾種方法，在此忽略設(shè)計(jì)過程的技術(shù)細(xì)節(jié)。

信號(hào)完整性與電源完整性的詳細(xì)分析

最近在論壇里看到一則關(guān)于電源完整性的提問，網(wǎng)友質(zhì)疑大家普遍對(duì)信號(hào)完整性很重視，但對(duì)于電源完整性的重視好像不夠，主要是因?yàn)椋瑢?duì)于低頻應(yīng)用，開關(guān)電源的設(shè)計(jì)更多靠的是

利用示波器實(shí)現(xiàn)高速的全方位分析

在此階段，信號(hào)完整性(如眼圖和抖動(dòng))是關(guān)鍵問題，很多這種驗(yàn)證和調(diào)試是通過使用偽隨機(jī)碼序列(PRBS)或循環(huán)測(cè)試碼，并結(jié)合示波器及示波器廠家提供的串行數(shù)據(jù)眼圖和抖動(dòng)分析軟件來(lái)完成的。

示波器重要“關(guān)鍵指標(biāo)”——測(cè)量精確度/信號(hào)完整性

整個(gè)電子行業(yè)對(duì)速度及性能的不懈追求正不斷改變高端示波器的標(biāo)準(zhǔn)。雖然當(dāng)評(píng)估示波器時(shí)，帶寬曾經(jīng)是客戶和銷售商關(guān)注的“關(guān)鍵指標(biāo)”，然而捕獲和分析當(dāng)今最快串行和光信號(hào)所需要的精確度(即：測(cè)量精確度和信號(hào)完整性)已經(jīng)成為當(dāng)前最重要的因素。

高速PCB設(shè)計(jì)中的常見問題及解決方法

隨著器件工作頻率越來(lái)越高，高速PCB設(shè)計(jì)所面臨的信號(hào)完整性等問題成為傳統(tǒng)設(shè)計(jì)的一個(gè)瓶頸，工程師在設(shè)計(jì)出完整的解決方案上面臨越來(lái)越大的挑戰(zhàn)。盡管有關(guān)的高速仿真工具和互連工具可以幫助設(shè)計(jì)設(shè)計(jì)師解決部分難題，但高速PCB設(shè)計(jì)中也更需要經(jīng)驗(yàn)的不斷積累及業(yè)界間的深入交流。

信號(hào)完整性----最優(yōu)化導(dǎo)通孔高速串聯(lián)應(yīng)用

在低頻率的時(shí)候，導(dǎo)通孔的影響不大。但在高速系列連接中，導(dǎo)通孔會(huì)毀了整個(gè)系統(tǒng)。在某些情況下，在3.125Gbps的時(shí)候，他們可以采用一個(gè)樣子不錯(cuò)的，寬的孔眼。在5 Gbps的時(shí)候?qū)⑺兂梢粋€(gè)支柱。了解引起導(dǎo)通孔限制的根本原因是優(yōu)化其設(shè)計(jì)的以及驗(yàn)證他們的第一步。