摘要: 傳統(tǒng)圖像采集處理系統(tǒng)多以計(jì)算機(jī)為平臺(tái), 其圖像處理速度不高, 且體積龐大、功耗大。為克服這些缺點(diǎn), 介紹了一種成本低、結(jié)構(gòu)簡(jiǎn)單、體積小、功耗低的圖像采集處理系統(tǒng)。以TI 公司的T MS320VC5509A 為核心器
摘要:介紹一種基于FPGA的網(wǎng)絡(luò)圖像采集處理系統(tǒng)設(shè)計(jì),該系統(tǒng)采用單片F(xiàn)PGA,實(shí)現(xiàn)了圖像的采集、壓縮和網(wǎng)絡(luò)傳輸功能,具有體積小,集成度高,算法升級(jí)靈活方便的特點(diǎn)。詳述了模塊的圖像采集邏輯、RAM控制邏輯、壓縮算法
基于FPGA的網(wǎng)絡(luò)圖像采集處理系統(tǒng)設(shè)計(jì)
RCK = CLK OUT ( 1)OE = CE2+ AOE ( 2)RE = CE2+ ARE ( 3)式中: RCK 為FIFO 的讀時(shí)鐘信號(hào)引腳; CLKOUT 為DSP 輸出時(shí)鐘; / OE 為FIFO 的輸出使能信號(hào); / AOE 為EMIF 接口的輸出使能信號(hào); /RE 為FIFO 的
RCK = CLK OUT ( 1)OE = CE2+ AOE ( 2)RE = CE2+ ARE ( 3)式中: RCK 為FIFO 的讀時(shí)鐘信號(hào)引腳; CLKOUT 為DSP 輸出時(shí)鐘; / OE 為FIFO 的輸出使能信號(hào); / AOE 為EMIF 接口的輸出使能信號(hào); /RE 為FIFO 的
在進(jìn)行圖像采集過(guò)程中,重點(diǎn)需要解決采集系統(tǒng)的實(shí)時(shí)性問(wèn)題。而這里選用的多線陣CCD拼接圖像的采集方法勢(shì)必導(dǎo)致在低級(jí)算法階段會(huì)產(chǎn)生極大的數(shù)據(jù)流,應(yīng)用一個(gè)高速的嵌入式處理模塊則能很好地完成圖像處理的低級(jí)算法部分。在此分析了玻璃缺陷采集處理系統(tǒng)的工作過(guò)程,對(duì)系統(tǒng)內(nèi)存控制做了詳細(xì)的描述,并在FPGA內(nèi)實(shí)現(xiàn)了圖像的低級(jí)處理,從而使計(jì)算機(jī)從低級(jí)處理的大量數(shù)據(jù)中解脫出來(lái)。
在進(jìn)行圖像采集過(guò)程中,重點(diǎn)需要解決采集系統(tǒng)的實(shí)時(shí)性問(wèn)題。而這里選用的多線陣CCD拼接圖像的采集方法勢(shì)必導(dǎo)致在低級(jí)算法階段會(huì)產(chǎn)生極大的數(shù)據(jù)流,應(yīng)用一個(gè)高速的嵌入式處理模塊則能很好地完成圖像處理的低級(jí)算法部分。在此分析了玻璃缺陷采集處理系統(tǒng)的工作過(guò)程,對(duì)系統(tǒng)內(nèi)存控制做了詳細(xì)的描述,并在FPGA內(nèi)實(shí)現(xiàn)了圖像的低級(jí)處理,從而使計(jì)算機(jī)從低級(jí)處理的大量數(shù)據(jù)中解脫出來(lái)。
采用TI公司的TMS320C6713,通過(guò)地址譯碼和總線隔離,直接將數(shù)字圖像傳感器芯片OV7620接入;利用EDMA獨(dú)立傳送的特點(diǎn),在不增加DSP軟件開(kāi)銷(xiāo)和對(duì)總線占用的情況下,實(shí)現(xiàn)視頻圖像的實(shí)時(shí)采集和處理。
采用TI公司的TMS320C6713,通過(guò)地址譯碼和總線隔離,直接將數(shù)字圖像傳感器芯片OV7620接入;利用EDMA獨(dú)立傳送的特點(diǎn),在不增加DSP軟件開(kāi)銷(xiāo)和對(duì)總線占用的情況下,實(shí)現(xiàn)視頻圖像的實(shí)時(shí)采集和處理。
本文介紹使用該系列中的ADSP-TS201S芯片實(shí)現(xiàn)一個(gè)圖像采集處理系統(tǒng)的設(shè)計(jì)方案。
本文介紹使用該系列中的ADSP-TS201S芯片實(shí)現(xiàn)一個(gè)圖像采集處理系統(tǒng)的設(shè)計(jì)方案。