-
ASIC設(shè)計中驗證工具選擇實例
前言 伴隨著工藝技術(shù)水平的提高，當(dāng)前ASIC設(shè)計規(guī)模和設(shè)計復(fù)雜度也不斷的提高。合理的選擇驗證工具在ASIC設(shè)計過程中起了關(guān)鍵作用。下面就結(jié)合實際的項目開發(fā)，對比驗證工具的特點，幫助大家更好的認(rèn)識驗證工具?！
-
Actel發(fā)布具有并行編程能力的FPGA工具
Actel公司新近推出其第三代FPGA編程工具--Silicon Sculptor 3。據(jù)Actel稱，Silicon Sculptor 3配置有一個高速USB2.0接口，用戶可通過該USB接口將12個編程器連接至單臺PC機。該Silicon Sculptor 3與Silicon Sculptor
-
在ISE工具中使用Xplorer
如下圖所示，創(chuàng)建一個ISE工程。右擊(Process)窗口中的(Implement Design)選項，然后選擇(Category)—(Xplorer Properties)命令，在彈出的對話框中把(Xplorer Mode)的值改為(Timing Cloure)，并根據(jù)自己的情況設(shè)置其他
-
EDK工具中硬件平臺
EDK工具中硬件平臺部分的描述包含在MHS(Microprocessor Hardware Specification)文件中，這個文件是用高級語言格式描述處器器系統(tǒng)的硬件平臺。它是可編輯的文本文件，是用于綜合生成HDL網(wǎng)表的輸入文件，為后續(xù)的布局
-
EDK工具自定義IP核
EDK工具自帶了豐富的IP核，方便用戶構(gòu)建復(fù)雜的嵌入式系統(tǒng)。用戶也可以通過EDK提供的CIP(Create or Import Penpheral)向?qū)順?gòu)建自己的IP核實現(xiàn)特定的一些功能來擴充自己的IP庫，并達到IP核復(fù)用的目的。 CIP在建立用戶
-
文本化數(shù)學(xué)工具MathScript
MathScript通過一種面向數(shù)學(xué)的文本編程語言對LabVIEW進行擴展，用來進行數(shù)學(xué)運算與信號分析處理，擴展功能如下。 1．文本數(shù)學(xué)功能 MathScript內(nèi)置超過600種函數(shù)，用于數(shù)學(xué)運算、信號分析處理，包括線性代數(shù)、曲線擬合
-
LabVIEW的工具選板
工具選板提供了VI程序設(shè)計時可以選用的基本工具，如圖2所示，在前面板和程序框圖窗口均可打開使用。單擊選板右上角“×”可關(guān)閉工具選板。在前面板或程序框圖窗口的空白區(qū)域按下<Shift+鼠標(biāo)右鍵>，也可彈出臨時工具
-
HyperLynx工具設(shè)計簡介
HyperLynx設(shè)計工具包括兩個部分，即LineSim(實現(xiàn)布局布線前的分析)和BoardSim(實現(xiàn)布局布線后的分析)，以下簡單地介紹使用LineSim工具來實現(xiàn)布局布線前的信號完整性分析和設(shè)計。 (1)LineSim工具 HyperLynx的LineSim工
-
LabVIEW的圖形工具選板
圖形工具選板，如圖1所示。通過圖形工具選板可進行游標(biāo)移動、縮放、平移顯示圖像等操作。圖形工具選板還包括包含信號信息的各種屬性，下列按鈕從左到右依次為游標(biāo)移動工具、縮放工具、平移工具 。 圖1 坐標(biāo)圖例 游標(biāo)
-
Actel LIBERO IDE 8.5軟件工具支持其NANO FPGA
Actel公司宣布推出Libero集成設(shè)計環(huán)境(IDE)8.5版本，這套完整的軟件設(shè)計工具系列已進一步擴展，支持新近推出的nano版本IGLOO和ProASIC3現(xiàn)場可編程門陣列(FPGA)。Libero IDE 8.5版本還提供對嵌入式數(shù)學(xué)構(gòu)件(mathblock
-
C/C++編譯器工具的主要特點
下面說明源代碼編譯器工具的主要特點。 ●源代碼交疊工具（Source Interlist Feature）。編譯器工具中包含一個源代碼交疊工具，它把C/C++語句和編譯后的匯編語句對應(yīng)交疊在一起。用戶可以使用這個工具觀察與C/C++語句
-
奧地利微發(fā)布設(shè)計/仿真/分析工具analogbench
奧地利微電子公司(AMS)近日發(fā)布一款設(shè)計、仿真和分析工具analogbench，可*估奧地利微電子創(chuàng)新的DC-DC轉(zhuǎn)換器的性能。 analogbench可仿真用戶獨特的設(shè)計，分析整個設(shè)計的性能、優(yōu)化DC-DC的效率。用戶輸入有關(guān)的電壓和電
-
EDA工具介紹之Magma工具簡介
〓 Blast Create 設(shè)計師可以通過Blast Create對RTL級代碼進行綜合、觀察、*估，改善其代碼質(zhì)量、設(shè)計約束和設(shè)計可測性；并且通過SVP技術(shù)建立精確地設(shè)計原型進行布局規(guī)劃。 Blast Create 包括邏輯綜合、物理綜合、DFT
-
Premier Farnell推出集成DesignLink接口的CAD工具EAGLE軟件第5.10.0 版本
派睿電子的母公司Premier Farnell集團近日宣布推出集成了DesignLink(數(shù)據(jù)轉(zhuǎn)換)接口的CAD工具EAGLE軟件第5.10.0 版本。最新版CadSoft(Premier Farnell子公司)EAGLE軟件是同類產(chǎn)品中最為暢銷的CAD工具，集成了“Design
-
全新Icicle 工具套件上市
Actel公司推出全新Icicle? 工具套件，進一步彰顯業(yè)界最低功耗現(xiàn)場可編程門陣列 （FPGA） 在便攜式解決方案中的優(yōu)勢。新工具套件充分利用Actel的5微瓦 （μW） IGLOO? FPGA，展現(xiàn)了IGLOO在便攜式應(yīng)用中的超低功耗特性
-
3D IC的EDA工具之路
最近提出了有關(guān)3D IC的三個問題：什么是3D IC，它們是否實際可行，以及它們有什么不同？這些問題的答案可能多種多樣，但半導(dǎo)體業(yè)確實正在逐漸地為傳統(tǒng)二維摩爾定律標(biāo)尺增加一個垂直維度（即堆疊）。 減少IC之間互連
-
微芯全新增強型可視化設(shè)計工具GDD X
Microchip GDD X支持在Windows、Linux或Mac電腦上創(chuàng)建基于PIC MCU的GUI.易于使用的工具有助于開發(fā)圖形用戶界面，并節(jié)省寶貴的設(shè)計時間。 整合單片機、混合信號、模擬器件和閃存專利解決方案的供應(yīng)商--Microchip Tech
-
Mentor Volcano和Capital工具在JAC車載通信成功部署
導(dǎo)讀：日前，Mentor Graphics Corporation和中國汽車制造商江淮汽車（JAC）共同宣布成功部署Mentor Volcano和Capital工具。由Mentor提供的新軟件設(shè)計技術(shù)在JAC乘用車和商用車的多個項目上均已得到部署，為JAC帶來了車
-
工程師必備：15款精選免費的設(shè)計模擬工具
如今，越來越多的免費電子工程工具出現(xiàn)在我們眼前。這些免費工具可以很容易的在網(wǎng)絡(luò)上搜尋，并且資源量上不計其數(shù)。但其中也不乏一些沒有太大價值的。本文為電子工程師們整理出了一些實用的在線工具，以供參考（排序
-
常見硬件設(shè)計5種EDA工具分享
EDA簡介EDA是電子設(shè)計自動化（Electronics Design AutomaTIon）的縮寫，在20世紀(jì)60年代中期從計算機輔助設(shè)計（CAD）、計算機輔助制造（CAM）、計算機輔助測試（CAT）和計算機輔助工程（CAE）的概念發(fā)展而來的。20世紀(jì)
877049204
zzx0577
syq800
唯愛珊
zfmcs51
gaohq
yanyuroom
han686090
bsxgy
452329546
lhb_ustsd
天地摩登恒
奪命耂司機
sunrisechip
qq3453539242
lmlj0502
snowsword
mcu430
Testtof
xscc
