-
同步隊(duì)列串行接口QSPI的應(yīng)用
同步隊(duì)列串行接口QSPI的應(yīng)用
-
PIC WWVB時(shí)鐘設(shè)計(jì)
有很多DIY WWVB在網(wǎng)絡(luò)上的時(shí)鐘設(shè)計(jì)的版本。商業(yè)的“原子”的鐘表價(jià)格便宜和廣泛使用，但我想試試我的手，在設(shè)計(jì)一個(gè)獲得接收到WWVB的洞察和了解一點(diǎn)點(diǎn)編程PIC單片機(jī)。我的版本是不是最簡(jiǎn)單的，但它工作得很
-
PIC WWVB時(shí)鐘設(shè)計(jì)
PIC WWVB時(shí)鐘設(shè)計(jì)
-
晶振的幾種接法
晶振的時(shí)鐘基準(zhǔn)作用我這里就不用多說(shuō)了，沒(méi)有去查書(shū)，憑記憶依稀記得以下兩種常用的接法。 1.這種接法的優(yōu)點(diǎn)就是起振容易，適應(yīng)頻率范圍比較寬。具體頻率范圍本
-
一種異步FIFO的設(shè)計(jì)方法
摘要：使用FIFO同步源自不同時(shí)鐘域的數(shù)據(jù)是在數(shù)字IC設(shè)計(jì)中經(jīng)常使用的方法，設(shè)計(jì)功能正確的FUFO會(huì)遇到很多問(wèn)題，探討了兩種不同的異步FIFO的設(shè)計(jì)思路。兩種思路都能夠?qū)崿F(xiàn)功能正確的PIFO。本文所研究的FIFO，從硬件的
-
理解高性能Σ-Δ ADC中時(shí)鐘公差對(duì)50Hz/60Hz噪聲抑
摘要：本文探討了時(shí)鐘公差對(duì)Σ-Δ ADC中低通抽樣和數(shù)字濾波器的影響，特別是對(duì)濾波器陷波頻率的影響。窄帶Σ-Δ應(yīng)用通常利用數(shù)字濾波器提供50Hz、60Hz或50Hz/60Hz的噪聲抑制。在選擇外部時(shí)鐘晶體
-
基于CPCI總線(xiàn)的PowerPC主處理板設(shè)計(jì)
基于CPCI總線(xiàn)的PowerPC主處理板設(shè)計(jì)
-
FPGA時(shí)鐘設(shè)計(jì)
摘要：在FPGA設(shè)計(jì)中，為了成功地操作，可靠的時(shí)鐘是非常關(guān)鍵的。設(shè)計(jì)不良的時(shí)鐘在極限的溫度、電壓下將導(dǎo)致錯(cuò)誤的行為。在設(shè)計(jì)PLD／FPGA時(shí)通常采用如下四種類(lèi)型時(shí)鐘：全局時(shí)鐘、門(mén)控時(shí)鐘、多級(jí)邏輯時(shí)鐘和波動(dòng)式時(shí)鐘。
-
理解高性能ADC中時(shí)鐘公差對(duì)50Hz/60Hz噪聲抑制的影響
摘要：RF衰減是無(wú)線(xiàn)設(shè)計(jì)中的常見(jiàn)電路，本應(yīng)用筆記詳細(xì)描述了幾種采用PIN二極管和電流源DAC控制RF衰減的方法。 PIN二極管通常作為T(mén)V調(diào)諧器中的RF信號(hào)以及固定通信設(shè)備中寬帶RF的可變衰減器。這類(lèi)二極管可以作為分立
-
超低抖動(dòng)時(shí)鐘合成器的設(shè)計(jì)挑戰(zhàn)
該應(yīng)用筆記提出了超低抖動(dòng)時(shí)鐘合成器的一種設(shè)計(jì)思路，其目標(biāo)是產(chǎn)生2GHz時(shí)鐘時(shí)，邊沿之間的抖動(dòng)< 100fs。分析和仿真結(jié)果表明，要達(dá)到這一抖動(dòng)指標(biāo)，設(shè)計(jì)難度遠(yuǎn)遠(yuǎn)高于預(yù)期。關(guān)于元器件變量和折衷方案的討論為進(jìn)一步的研
-
單片機(jī)編程中的時(shí)鐘中斷
本文以6MHz時(shí)鐘的單片機(jī)AT89C51系統(tǒng)為例，說(shuō)明時(shí)鐘中斷的應(yīng)用： 定時(shí)器初值與中斷周期 時(shí)鐘中斷無(wú)需過(guò)于頻繁，一般取20mS(50Hz)即可。如需要百分之一秒的時(shí)基信號(hào)，可取10mS(100Hz)。這里取20mS，用定時(shí)器T0工作
-
PCB評(píng)估過(guò)程中注意因素
要獲得一個(gè)能處理布局的PCB工具是容易的;但獲得一個(gè)不僅能滿(mǎn)足布局而且能解決你的燃眉之急的工具才是至關(guān)重要的?！ ∽鳛檠邪l(fā)人員，考慮的是如何將最新的先進(jìn)技術(shù)集成到產(chǎn)品中。這些先進(jìn)技術(shù)既可以體現(xiàn)在卓越的產(chǎn)品
-
主板的走線(xiàn)和布局設(shè)計(jì)詳解
對(duì)于一塊主板而言，除了應(yīng)在零部件用料(如采用優(yōu)質(zhì)電容、三相電源線(xiàn)路等)方面下功夫外，主板的走線(xiàn)和布局設(shè)計(jì)也是非常重要的。由于主板走線(xiàn)和布局設(shè)計(jì)的形式很多，技術(shù)性非常強(qiáng)，因此這也是優(yōu)質(zhì)主板與劣質(zhì)主板的一
-
USB3.0認(rèn)證的新測(cè)試要求和應(yīng)對(duì)方案詳解
隨著主流市場(chǎng)即將演進(jìn)到SuperSpeed USB，許多設(shè)計(jì)團(tuán)隊(duì)正力圖加快設(shè)計(jì)認(rèn)證。本文將為您提供專(zhuān)家建議參考，幫助您輕松完成這一過(guò)程。 盡管市場(chǎng)上已經(jīng)出現(xiàn)了早期的USB 3.0產(chǎn)品，但主流市場(chǎng)轉(zhuǎn)向Super
-
USB3.0認(rèn)證的新測(cè)試要求和應(yīng)對(duì)方案詳解
隨著主流市場(chǎng)即將演進(jìn)到SuperSpeed USB，許多設(shè)計(jì)團(tuán)隊(duì)正力圖加快設(shè)計(jì)認(rèn)證。本文將為您提供專(zhuān)家建議參考，幫助您輕松完成這一過(guò)程。 盡管市場(chǎng)上已經(jīng)出現(xiàn)了早期的USB 3.0產(chǎn)品，但主流市場(chǎng)轉(zhuǎn)向Super
-
海思采用華大九天SoC時(shí)鐘時(shí)序工具
作為中國(guó)本土最大的電子設(shè)計(jì)自動(dòng)化(EDA)軟件工具廠(chǎng)商，華大九天 (HES)近日宣布，通信網(wǎng)絡(luò)和數(shù)字媒體集成電路設(shè)計(jì)公司海思半導(dǎo)體有限公司（HiSilicon Technologies）已選中華大九天的ClockExplorer 和 TimingExplorer
-
LED顯示屏發(fā)送卡設(shè)計(jì)
該發(fā)送卡由DVI模塊、FPGA控制器、兩路千兆網(wǎng)輸出模塊構(gòu)成。DVl解碼芯片將解碼得到的數(shù)據(jù)和控制信號(hào)傳給FPGA控制器，F(xiàn)PGA通過(guò)內(nèi)部的RAM 進(jìn)行緩存，并做了更換時(shí)鐘域和位寬變換的操作，然后將處理后的數(shù)據(jù)通過(guò)千兆網(wǎng)輸出。
-
LED顯示屏發(fā)送卡設(shè)計(jì)
該發(fā)送卡由DVI模塊、FPGA控制器、兩路千兆網(wǎng)輸出模塊構(gòu)成。DVl解碼芯片將解碼得到的數(shù)據(jù)和控制信號(hào)傳給FPGA控制器，F(xiàn)PGA通過(guò)內(nèi)部的RAM 進(jìn)行緩存，并做了更換時(shí)鐘域和位寬變換的操作，然后將處理后的數(shù)據(jù)通過(guò)千兆網(wǎng)輸出。
-
試用手記：為國(guó)產(chǎn)FPGA正名(五，外擴(kuò)SFR使用)
題記：本以為這個(gè)國(guó)產(chǎn)FPGA的就此夭折，沒(méi)想到權(quán)衡之后，在性能打些折扣的情況下還是重新?lián)炱饋?lái)了。從剛接觸這個(gè)器件的時(shí)候特權(quán)同學(xué)就很關(guān)心它的硬核可擴(kuò)展性，Avalone接口用上手了，當(dāng)然很希望這個(gè)51硬核也能夠提供
-
單片機(jī)編程技巧－時(shí)鐘中斷
功能強(qiáng)大的時(shí)鐘中斷 在單片機(jī)程序設(shè)計(jì)中，設(shè)置一個(gè)好的時(shí)鐘中斷，將能使一個(gè)CPU發(fā)揮兩個(gè)CPU的功效，大大方便和簡(jiǎn)化程序的編制，提高系統(tǒng)的效率與可操作性。我們可以把一些例行的及需要定時(shí)執(zhí)行的程序放在時(shí)鐘中
