高速轉(zhuǎn)換器時(shí)鐘分配器件的端接

高速轉(zhuǎn)換器時(shí)鐘分配器件的端接

PIC16C64單片機(jī)外部功能特點(diǎn)

PIC16C64單片機(jī)外部功能特點(diǎn)

低功耗MCU動(dòng)態(tài)時(shí)鐘分析

本文結(jié)合MSP430系列微處理器，詳細(xì)論述了通過(guò)控制改變MCU的時(shí)鐘頻率來(lái)降低功耗的設(shè)計(jì)方法?！　? 功耗產(chǎn)生的原因　　在CMOS電路中，功耗損失主要包括靜態(tài)功耗損失和動(dòng)態(tài)功耗損失兩部分。其中靜態(tài)功耗主要是由反偏PN結(jié)

SiTime推出針對(duì)平板電腦所需時(shí)鐘振蕩器解決方案

全硅MEMS時(shí)鐘解決方案領(lǐng)導(dǎo)企業(yè)美國(guó)SiTime公司今天宣布針對(duì)平板電腦以及電子書(shū)產(chǎn)品設(shè)計(jì)所需的所有時(shí)鐘振蕩器，推出完整的解決方案。基于SiTime公司低功耗全硅MEMS振蕩器平臺(tái)，該完整方案可滿(mǎn)足平板電腦及電子書(shū)設(shè)計(jì)中

如何用示波器測(cè)量確定性抖動(dòng)

抖動(dòng)測(cè)量而設(shè)計(jì)的專(zhuān)用測(cè)試設(shè)備各種各樣，但價(jià)格都非常高，而且對(duì)某些應(yīng)用來(lái)說(shuō)太過(guò)專(zhuān)業(yè)而不適用。其實(shí)利用普通數(shù)字采樣示波器，設(shè)計(jì)人員也能準(zhǔn)確快速地進(jìn)行確定性抖動(dòng)測(cè)量，成本比所預(yù)計(jì)的要低很多。本文介紹針對(duì)較短

求職不如謀職 大學(xué)生如何規(guī)劃職業(yè)生涯

去年11月24日，由《廣州日?qǐng)?bào)·求職廣場(chǎng)》和廣東商學(xué)院就業(yè)指導(dǎo)中心共同主辦的第二場(chǎng)校園巡回講座《做好準(zhǔn)備，規(guī)劃你的職場(chǎng)生涯》開(kāi)講。廣州移動(dòng)人力資源部副總經(jīng)理李文茵和高德置地集團(tuán)行政人事總監(jiān)戴國(guó)慶，分

免費(fèi)的 I/O：改進(jìn) FPGA 時(shí)鐘分配控制

可編程時(shí)鐘器件集成了主要的時(shí)序元件，如一個(gè)PLL、分頻器、扇出緩沖器、零延遲緩沖器，從而節(jié)省電路板面積、降低成本，并提高性能。使用諸如ispClock5400D系列器件，設(shè)計(jì)人員可以更好地規(guī)劃其特定系統(tǒng)的理想時(shí)鐘產(chǎn)生和分配電路，更好地利用其FPGA上的I/O。

求職不如謀職 大學(xué)生如何規(guī)劃職業(yè)生涯

求職不如謀職 大學(xué)生如何規(guī)劃職業(yè)生涯

DS34S132與TDMoP器件互操作的實(shí)現(xiàn)

DS34S132與TDMoP器件互操作的實(shí)現(xiàn)

verilog中阻塞賦值和非阻塞賦值

verilog中阻塞賦值和非阻塞賦值

Verizon iPhone時(shí)鐘出現(xiàn)問(wèn)題 走慢一小時(shí)

北京時(shí)間3月14日，據(jù)國(guó)外媒體報(bào)道，如果想在特定的時(shí)間醒來(lái)，那么應(yīng)該記住，一些Verizon iPhone可能會(huì)在午夜走慢一小時(shí)。夏時(shí)令會(huì)令我們少睡一小時(shí)，但是如果你購(gòu)買(mǎi)了一部Verizon iPhone，那么你可能會(huì)對(duì)時(shí)間產(chǎn)生混亂

帶時(shí)鐘的PWM電路

基于AD9516的寬帶高動(dòng)態(tài)數(shù)字中頻系統(tǒng)采樣時(shí)鐘設(shè)計(jì)與應(yīng)用

摘　要:數(shù)字中頻系統(tǒng)中高速ADC、DAC 對(duì)采樣時(shí)鐘有著很高的要求,對(duì)此設(shè)計(jì)了一種新的基于AD9516 的CDMA2000 數(shù)字中頻系統(tǒng)采樣時(shí)鐘合成方案。本文在提出該數(shù)字中頻系統(tǒng)硬件方案的基礎(chǔ)上,介紹了AD9516 芯片及其在本

ADF4157在數(shù)字預(yù)失真時(shí)鐘方案中的應(yīng)用

在現(xiàn)代電子技術(shù)的設(shè)計(jì)與開(kāi)發(fā)過(guò)程中. 特別是在通信、雷達(dá)、航空、航天以及儀器儀表等領(lǐng)域， 都需要進(jìn)一步提高一系列高精度、高穩(wěn)定度的頻率源的頻率精度， 頻率合成器是無(wú)線(xiàn)通信設(shè)備中的一個(gè)重要組成部分， 其設(shè)計(jì)

高速測(cè)試測(cè)量的時(shí)鐘恢復(fù)方案

不管是放到測(cè)試設(shè)置中，還是作為被測(cè)設(shè)備的一部分，時(shí)鐘恢復(fù)都在進(jìn)行準(zhǔn)確的測(cè)試測(cè)量時(shí)發(fā)揮著重要作用。由于大多數(shù)千兆位通信系統(tǒng)都是同步系統(tǒng)，因此系統(tǒng)內(nèi)部的數(shù)據(jù)都使用公共時(shí)鐘定時(shí)。不管是沿著幾英寸的電路板

基于門(mén)控時(shí)鐘的低功耗電路實(shí)現(xiàn)方案

摘　要:研究了門(mén)控時(shí)鐘技術(shù)在130 nm工藝、基于高閾值標(biāo)準(zhǔn)單元庫(kù)下的低功耗物理實(shí)現(xiàn)方法。詳細(xì)闡述了多級(jí)門(mén)控時(shí)鐘技術(shù)的作用機(jī)制和參數(shù)的設(shè)置方法，給出了基于門(mén)控時(shí)鐘的后端實(shí)現(xiàn)流程，著重分析了插入門(mén)控時(shí)鐘對(duì)時(shí)鐘

采用CyClockWizard軟件實(shí)現(xiàn)系統(tǒng)設(shè)計(jì)和時(shí)鐘管理

時(shí)鐘是幾乎所有電子系統(tǒng)的心臟，而時(shí)鐘管理則是整體系統(tǒng)設(shè)計(jì)的重要組成部分。由于時(shí)鐘準(zhǔn)確性、穩(wěn)定性和整體信號(hào)質(zhì)量都會(huì)影響系統(tǒng)性能，因此選擇可滿(mǎn)足應(yīng)用設(shè)計(jì)需求的適當(dāng)計(jì)時(shí)解決方案是至關(guān)重要的。 選擇適當(dāng)?shù)挠?jì)時(shí)解

基于FPGA的多時(shí)鐘片上網(wǎng)絡(luò)設(shè)計(jì)

本文介紹了一個(gè)基于FPGA 的高效率多時(shí)鐘的虛擬直通路由器，通過(guò)優(yōu)化中央仲裁器和交叉點(diǎn)矩陣，以爭(zhēng)取較小面積和更高的性能。同時(shí)，擴(kuò)展路由器運(yùn)作在獨(dú)立頻率的多時(shí)鐘NoC 架構(gòu)中，并在一個(gè)3×3Mesh 的架構(gòu)下實(shí)驗(yàn)，分析其性能特點(diǎn)，比較得出多時(shí)鐘片上網(wǎng)絡(luò)具有更高的性能。

時(shí)鐘脈沖發(fā)生器電路圖

基于PLL的測(cè)試測(cè)量時(shí)鐘恢復(fù)方案

　不管是放到測(cè)試設(shè)置中，還是作為被測(cè)設(shè)備的一部分，時(shí)鐘恢復(fù)都在進(jìn)行準(zhǔn)確的測(cè)試測(cè)量時(shí)發(fā)揮著重要作用。由于大多數(shù)千兆位通信系統(tǒng)都是同步系統(tǒng)，因此系統(tǒng)內(nèi)部的數(shù)據(jù)都使用公共時(shí)鐘定時(shí)。不管是沿著幾英寸的電路板傳