基于循環(huán)前綴的OFDM同步算法研究與FPGA實(shí)現(xiàn)

基于TMS320C5416的G.729語(yǔ)音編解碼算法的優(yōu)化和實(shí)現(xiàn)

本文介紹基于TMS320C5416的G.729語(yǔ)音編解碼算法的優(yōu)化和實(shí)現(xiàn)。隨著多媒體信息技術(shù)和網(wǎng)絡(luò)技術(shù)的飛速發(fā)展，信息量快速增長(zhǎng)，使信道資源顯得越來(lái)越寶貴。為了在有限的信道資源下傳輸盡可能多的信息，語(yǔ)音壓縮成為必要手段。ITU組織(國(guó)際電信聯(lián)盟)在l996年制定了G.729協(xié)議，即共軛結(jié)構(gòu)碼激勵(lì)線性預(yù)測(cè)編碼算法(CS-ACELP)。

史上最全的希爾排序算法

思想簡(jiǎn)單描述:在直接插入排序算法中，每次插入一個(gè)數(shù)，使有序序列只增加1個(gè)節(jié)點(diǎn)，并且對(duì)插入下一個(gè)數(shù)沒(méi)有提供任何幫助。如果比較相隔較遠(yuǎn)距離（稱為增量）的數(shù)，使得數(shù)移動(dòng)時(shí)能跨過(guò)多個(gè)元素，則進(jìn)行一次比較就可能

基于TMS320C5409的圖像壓縮系統(tǒng)

引言 　　隨著多媒體和網(wǎng)絡(luò)技術(shù)的發(fā)展，數(shù)字圖像大信息量的特點(diǎn)對(duì)圖像壓縮技術(shù)的要求越來(lái)越高，因此，專用高速數(shù)字信息處理技術(shù)成為發(fā)展的方向。其中，在硬件技術(shù)中，TI推出的C5000系列DSP將數(shù)字信號(hào)處

一種JPEG2000 壓縮算法實(shí)現(xiàn)及優(yōu)化

基于高速定點(diǎn)FFT算法的FPGA設(shè)計(jì)方案

基于TMS320DM642的編程

引言　　一個(gè)完整的嵌入式系統(tǒng)必須要有一個(gè)合適的存儲(chǔ)器存放用戶代碼。Flash是一種非易失性存儲(chǔ)器,而且具有電可擦寫(xiě)、容量大、價(jià)格便宜等特點(diǎn),通?？捎糜谠贒SP系統(tǒng)中存放用戶代碼?！　lash在正常使

SM3算法的FPGA設(shè)計(jì)與實(shí)現(xiàn)

運(yùn)用迭代FFT算法優(yōu)化矩形平面稀疏陣列

基于FPGA的CORDIC算法的改進(jìn)及實(shí)現(xiàn)

多頻連續(xù)波雷達(dá)數(shù)據(jù)實(shí)時(shí)壓縮算法設(shè)計(jì)

基于島間隊(duì)列特征的動(dòng)態(tài)電壓頻率縮放控制算法

摘 要： 提出一種基于島間隊(duì)列特征的動(dòng)態(tài)電壓頻率縮放控制算法，使用島間隊(duì)列增長(zhǎng)率和使用率來(lái)實(shí)現(xiàn)電壓島工作電壓/頻率的動(dòng)態(tài)控制。該算法引入島間隊(duì)列增長(zhǎng)率實(shí)現(xiàn)了簡(jiǎn)單高效的負(fù)載預(yù)測(cè),提高了片上通信穩(wěn)定性。仿真分

基于FPGA和DSP的高壓變頻器中性點(diǎn)偏移技術(shù)的算法實(shí)現(xiàn)

G.723.1語(yǔ)音編碼算法的DSP實(shí)現(xiàn)方案

隨著通信、計(jì)算機(jī)網(wǎng)絡(luò)等技術(shù)的飛速發(fā)展，日益增加的客戶需求量和現(xiàn)有的通信信道容量之間的矛盾愈發(fā)突出。如何在有限的信道資源下，通過(guò)壓縮信源以提高傳輸效率已成為當(dāng)前急需解決的問(wèn)題之一。為此誕生了許多語(yǔ)音壓縮。

SLOP 系統(tǒng)中數(shù)據(jù)塊請(qǐng)求調(diào)度算法的研究

基于Verilog硬件描述語(yǔ)言的AES密碼算法實(shí)現(xiàn)

基于空域分割的DS-MUSIC算法

基于STC12C5A60S2與PID算法的數(shù)控電源

導(dǎo)讀：基于提高電源效率的目的，設(shè)計(jì)了采用PID算法的數(shù)控電源。系統(tǒng)采用STC12C5A6052自帶的PWM控制BUCK電路，同時(shí)對(duì)其輸出電路進(jìn)行采樣，組成了一個(gè)高速的閉環(huán)控制系統(tǒng)。文

用戶自定制Nios處理器的FFT算法指令

基于CORDIC改進(jìn)算法的DDS設(shè)計(jì)